期刊文献+

集成电路中的多时钟域同步设计方法探究 被引量:1

在线阅读 下载PDF
导出
摘要 现代的芯片包含丰富的触发器,不同电路的时钟驱动源存在频率和相位的差异,因而出现了跨时钟域进行异步数据传输的要求。亚稳态问题是异步数据传输过程面临的主要问题。针对通信过程中多时钟域之间的亚稳态现象,总结性地提出多种同步设计的方法,分析了几种同步器在集成电路异步设计中的应用。
出处 《黑龙江科技信息》 2009年第3期73-73,共1页 Heilongjiang Science and Technology Information
  • 相关文献

参考文献1

二级参考文献4

  • 1[1]clifford E. Cummings Synthesis and Scripting Techniques for Designing Multi-Asynchronous Clock Designs. SNUG-2001 San Jose, CA Voted Best Paper 3rd Place
  • 2[2]Shirish Sathaye, Ramakrishnan K K, Henry Yang. FIFO Design for a High-speed Network Interface.IEEE Trans. Commun., 1994, vol. COM-27,pp. 1324-1328
  • 3[3]Seitz C L. Introduction to VLSI Systems.Addison-Wesley,1980
  • 4沙燕萍,皇甫伟,曾烈光.异步FIFO的VHDL设计[J].电子技术应用,2001,27(6):74-75. 被引量:10

共引文献22

同被引文献8

  • 1徐翼,郑建宏.异步时钟域的亚稳态问题和同步器[J].微计算机信息,2008,24(5):271-272. 被引量:26
  • 2夏宇闻.Verilog数字系统设计教程[M]北京:北京航空航天大学出版社,20081-6.
  • 3王诚.AlteraFPGA\CPLD设计[M]北京:人民邮电出版设,2005106-141.
  • 4ThomasDE;MoorbyPR;刘明业;蒋敬旗;刁岚松;.硬件描述语言Verilog[M]北京:清华大学出版社,2001161—172.
  • 5杜慧敏;李宥谋;赵全良.基于Verilog的FPGA设计基础[M]西安:西安电子科技大学出版社,2006247-283.
  • 6乔庐峰;王志功.VerilogHDL数字系统设计与验证[M]北京:电子工业出版社,2009175-192.
  • 7陈明义,夏海旻,周建国.高速大容量FIFO的设计[J].电子科技,2008,21(6):1-3. 被引量:10
  • 8王春玲.SOPC设计中多时钟域间的数据传递[J].山东农业大学学报(自然科学版),2008,39(4):643-647. 被引量:2

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部