摘要
EIT测量中,阻抗信息解调方法的精度直接关系到信息提取和EIT成像的质量。数字解调方法与模拟解调方法相比具有抗噪声能力强和设计灵活等优点。高精度数字解调方法是提取EIT复阻抗全信息的重要手段。本文深入研究了采样同步时延和相位抖动对高精度数字解调方法的误差影响,并且采用FPGA验证了EIT解调时的相位误差,实验结果表明合理选择激励频率和采样时钟能提高数字相位解调的精度,这与理论分析完全一致。
Demodulation precision directly affects information acquisition and image quality in EIT system.Compared with analog demodulation,digital demodulation has perfect anti-noise performance and flexibility.High-precession digital demodulator is an important means to extract complex impedance information.This paper makes an intensive study about the effect of synchronization delay and phase jitter on demodulation error;and a demodulator has been designed using FPGA to validate the phase error.Experiment results show that selecting appropriate drive frequency and sample clock can improve the precision of digital demodulator.
出处
《仪器仪表学报》
EI
CAS
CSCD
北大核心
2010年第9期1933-1938,共6页
Chinese Journal of Scientific Instrument
基金
国家自然科学基金项目(60901045)
重庆市教委科研项目(KJ090505
KJ090517)
中央级公益性科研院所专项资金项目
关键词
EIT成像
相位解调
相位抖动
同步采样
electrical impedance tomography
phase demodulation
phase jitter
synchronous sampling