A|RT Designer新添自动生成周期精确与位精确的模拟模型的能力

在线阅读下载PDF

导出

摘要作为通过ASIC和FPGA实现复杂的SystemC或ANSIC算法的系统级EDA设计工具,A|RT Designer更具备了从行为C/C++代码自动生成周期精确与位精确的模拟模型的能力,使模拟的速度比RT级模型提高了30至100倍。 Adelante Technologies(即以前的Frontier Design)6月18日在美国拉斯维加斯的第38届DAC会议与展览上宣布。

作者吴新瞻

出处《今日电子》 2001年第9期5-5,共1页 Electronic Products

关键词 A RTDesigner软件集成电路电路设计软件

分类号 TN402 [电子电信—微电子学与固体电子学]

引文网络
相关文献

1Cadence宣布推出Interconnect Workbench用于进行基于ARM片上系统的性能分析与验证[J].电子设计工程,2013,21(22):7-7.
2沈斌,张多利,何亚军.周期精确的指令集模拟器(ISS)的建模与封装方法[J].中国集成电路,2007,16(11):60-64. 被引量：2
3沈斌,何亚军.周期精确的指令集模拟器(ISS)的建模与封装方法[J].仪器仪表用户,2008,15(3):117-118.
4中科泛华成功参加北京PXI TAC会议[J].国外电子测量技术,2004,23(4):13-13.
5赵香.高性能数字信号处理器指令集模拟器设计[J].中国集成电路,2015,24(3):26-29. 被引量：2
6汤庭鳌.大力推动ASIC的发展──第一届国际ASIC会议的启示[J].电子科技导报,1995(4):22-25.
7黄序.户户通进行时[J].卫星电视与宽带多媒体,2013(21):34-35.
8第六届国际ASIC会议（ASICON 2005）征文通告[J].固体电子学研究与进展,2005,25(1):142-142.
9兰丁电子亮相杭州ICTC会议[J].中国有线电视,2010(11):1273-1273.
10高性能低功率turbo编码器IP核[J].今日电子,2001(11):4-5.

今日电子

2001年第9期

浏览历史

内容加载中请稍等...

A|RT Designer新添自动生成周期精确与位精确的模拟模型的能力

相关作者

相关机构

相关主题

浏览历史