期刊文献+

高性能数字信号处理器指令集模拟器设计 被引量:2

Design of High Performance Digital Signal Processor Instruction Set Simulator
在线阅读 下载PDF
导出
摘要 本文介绍了一款高性能数字信号处理器(DSP)的指令集模拟器,该模拟器基于中国第一款自主研发高性能通用DSP"魂芯一号",可精确模拟DSP的周期级行为,详细介绍了指令集模拟器关键模块的设计。 This paper introduces an instruction set simulator of a high performance digital signal processor ( DSP ). The design of instruction set simulator base on BrainWave DSP 100, which is the first pattern DSP owned the independent intellectual property rights. It can simulate DSP action to cycle accurate. The designs of instruction set simulator' s key modules are described in the paper.
作者 赵香
出处 《中国集成电路》 2015年第3期26-29,73,共5页 China lntegrated Circuit
关键词 指令集模拟器 周期精确 高性能DSP instruction set simulator ( ISS ) cycle accurate high performance DSP
  • 相关文献

参考文献5

二级参考文献16

  • 1高小鹏,万寒.二进制译码器综述[J].系统仿真学报,2006,18(z2):777-780. 被引量:1
  • 2邵作之,曹晓龙,刘莉娟.在SystemC中用ISS构造处理器模型方法分析[J].微处理机,2006,27(3):1-3. 被引量:3
  • 3[1]Luca Formaggio,Franco Fummi,Graziano Pravadelli.A timing-accurate HW/SW cosimulation of an ISS with System C[J].CODES+ISSSW.2004,September:152-157.
  • 4[2]Open SystemC Initiative.System C v2.0.1 Language Reference Manual[EB/OL].http://www.systemc.org/,2003.
  • 5[4]Steve Furber著,田泽,于敦山,盛世敏译.ARM SoC体系结构[M].北京:北京航空航天大学出版社,2002.1-128.
  • 6[5]Benini L.,Bertozzi D.,Bruni D.,et al.SystemC co-simulation and emulation of multi-processor SoC designs[J].IEEE Computer,2003,36(4):53-59.
  • 7[6]ARM Limited,ARM Architecture Reference Manual.[EB/OL].http://www.arm.com,2000.
  • 8[8]ARM Limited,AHB CPU Wrappers Technical Reference Manual[EB/OL].http://www.arm.com,2001.
  • 9Zhu Jianwen, Gajski D D. An ultra-fast instruction set simulator. IEEE Transactions on Very Large Scale Integration(VLSI) Systems,2002; 10(3) :363--373.
  • 10Givojnvie V, Rjiang S, Meyr H. Compiled simulation of programmable. DSP architectures, in:Proc 1995 IEEE WorkshopVLSI Signal Processing, Sakai, Japan, 1995.

共引文献4

同被引文献7

引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部