期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

24位BOOTH乘法器核的一种有效BIST方法 被引量：1

An Effective BIST Scheme for 24-bit BOOTH Multiplier Core
在线阅读 下载PDF
导出
摘要 　针对24位BOOTH乘法器核的可测性问题,提出了一种有效的BIST(built-inself-test)设计方案。这种方案只需要对乘法器进行少量的改动,缺陷测试覆盖率可以达到95%左右。该方案还可以应用到其他嵌入式核的可测性设计中。 An effective builtin selftest(BIST) scheme for 24bit BOOTH multiplier core is presented in this paper This generic BIST scheme does not require modifications in the design for testability(DFT) of the multiplier structure,and a fault testable coverage higher than 95% is achievable The method can also be applied to DFT of any other embedded cores
作者 方建平 郝跃 朱小安 史卫东
机构地区 西安电子科技大学微电子研究所 深圳国微电子有限公司
出处 《微电子学》 CAS CSCD 北大核心 2003年第4期313-316,共4页 Microelectronics
关键词 BOOTH乘法器 BIST 可测性设计 缺陷测试覆盖率 嵌入式核 BOOTH multiplier Design for testability Built-in self-test(BIST) Fault testable coverage Embedded core
分类号 TP332.22 [自动化与计算机技术—计算机系统结构]
  • 相关文献

参考文献7

  • 1陈光ju 潘中良.可测性设计技术[M].北京：电子工业出版社,1997..
  • 2Norwood R. Synthesis-for-scan and scan chaul ordering [A]. Proc IEEE VLSI Test Symp [C]. Princeton, NJ, 1996. 87-92.
  • 3Funatsu S. Kawai M, Yamada A. Scan design at NEC [J]. IEEE Design & Test, 1989; 6(3): 50-57.
  • 4Zorian Y, Ivanov A. An effective BIST scheme for ROMS [J]. IEEE Trans Computers, 1992, 41(5):646-653.
  • 5Ravi S, Lakshminarayana G, Niraj K J. Testing of core-based systems-on-a-chip [J]. IEEE Trans Comp Aid Des Integ Circ & Syst, 2001; 20(3) : 426-439.
  • 6Lin B-H, Shieh S-H, Wu C-W. A fast signature computation algorithm for LFSR and MISR [J]. IEEE Trans Comp Aid Des Integ Circ & Syst, 2000; 19(9):1031-1040.
  • 7Verifault-XL User Guide [Z]. Cadence, 1997.

共引文献4

同被引文献6

  • 1SYNOPSYS. DesignWare Foundation Library DataBook [S]. 2004. 6.
  • 2K BATCHER, C PAPACHRISTOU. Instruction Randomization Self Test for Processor Cores [A]. IEEE VLSI Test Symposium [C]. 1999-04: 34-40.
  • 3N KRANITIS, D GIZOPOULOS. Instruction-Based Self-Testing of Processor Cores [A]. IEEE VLSI Test Symposium [C]. 2002-04: 223-228.
  • 4LI CHEN, S DEY, P SANCHEZ, K SEKER, Y CHEN. Embedded Hardware and Software Self-Testing Methodology for Processor Cores [A]. DAC [C]. 2000-06. 625-630.
  • 5D GIZOPOULOS,A PASCHALIS,Y ZORIAN. An Effective BIST Scheme for Arithmetic Logic Units [A]. IEEE, International Test Conference [C]. 1997-08. 868-877.
  • 6张弘,杨莉,李玉山.通用乘法器IP核可测性设计研究[J].西安电子科技大学学报,2003,30(3):349-352. 被引量：4

引证文献1

微电子学
2003年 第4期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部