摘要
提出一种嵌入式系统软硬件协同设计的快速样机平台设计方案 ,该方案使用系统级可编程芯片和处理机软核技术来构成快速样机平台所需的FPGA阵列和规模可调的处理机 ,以此实现软硬件的更紧密灵活的耦合和更小的通信延迟 可重构逻辑的应用使得该快速样机平台具有简单规整的结构 ,一方面使得快速样机平台之间的扩展连接更为容易 。
The use of modern system on chip (SoC) technology and soft processor core permits a tight and flexible coupling between hardware and software with a minimal communication delay By adding reconfigurable logic to its design, the platform has a simple and regular architecture, which simplifies the expansion connection between platforms, and allows users to make full use of the logic resources in FPGA chips
出处
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2003年第7期778-782,共5页
Journal of Computer-Aided Design & Computer Graphics
基金
国家自然科学基金 ( 69873 0 10 )
教育部高等学校骨干教师资助计划资助
关键词
嵌入式系统
软硬件协同设计
处理器
硬核
软核
embedded system
hardware/software co design
rapid prototyping platform
SoC
