期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到77篇文章
< 1 2 … 4 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于感应认知原理的汶川灾区黑色旅游资源开发探讨 被引量：15
1
作者 曾献君 杨瑞 廖兰 《旅游论坛》 CSSCI 2009年第1期56-61,共6页
"5·12汶川大地震"的发生,使灾区人民的生命财产、灾区的社会经济与产业结构遭受毁灭性破坏。目前灾后重建工作正在开展,黑色旅游作为一种与死亡、痛苦、恐怖、灾难等相关的新兴旅游活动,国外黑色旅游开发的经验对汶川灾... "5·12汶川大地震"的发生,使灾区人民的生命财产、灾区的社会经济与产业结构遭受毁灭性破坏。目前灾后重建工作正在开展,黑色旅游作为一种与死亡、痛苦、恐怖、灾难等相关的新兴旅游活动,国外黑色旅游开发的经验对汶川灾后重建工作具有一定的借鉴意义。基于行为地理学中的感应—认知原理总结感应认知与旅游行为过程模式,进而分析潜在旅游者对汶川黑色旅游地的感知映像与旅游动机,并提出以旅游者旅游动机与需求为导向的汶川黑色旅游资源开发思路,以期对灾后重建工作的开展和国内黑色旅游的研究有所裨益。 展开更多
关键词 感应认知 黑色旅游 旅游开发 汶川
在线阅读 下载PDF
基于手机信令数据的公园吸引力评价方法研究——以深圳市为例
2
作者 林伟伟 曾献君 《重庆建筑》 2025年第2期23-28,共6页
公园是城市的重要组成部分,对公园吸引力进行精准评价,是促进公园高质量配置的有效途径。针对现有静态评价法忽略社会因素、动态评价法忽略建设环境的缺点,以进入品质提升阶段的深圳市公园为例,构建了一种基于手机信令描述的人群出行特... 公园是城市的重要组成部分,对公园吸引力进行精准评价,是促进公园高质量配置的有效途径。针对现有静态评价法忽略社会因素、动态评价法忽略建设环境的缺点,以进入品质提升阶段的深圳市公园为例,构建了一种基于手机信令描述的人群出行特点与公园品质、可达性评价相联的综合评价方法。结果表明,该评价方法具备可行性,能进一步解释相关影响因素,完善了现有公园吸引力评价方法。 展开更多
关键词 手机信令 动态数据 静态数据 吸引力评价 城市公园
在线阅读 下载PDF
产业链视角下资源型乡村产业振兴路径与机制研究——以江西兴国贺堂村为例
3
作者 黄颖敏 范雅文 曾献君 《小城镇建设》 2025年第1期41-49,共9页
推动乡村产业振兴是实施乡村振兴战略的重要内容。相对于沿海发达地区乡村产业振兴开展的丰富研究,国内学界对内陆边缘地区乡村产业振兴的关注还相对不足。本文基于产业链视角,以江西省赣州市兴国县贺堂村为例,运用田野调查、深度访谈... 推动乡村产业振兴是实施乡村振兴战略的重要内容。相对于沿海发达地区乡村产业振兴开展的丰富研究,国内学界对内陆边缘地区乡村产业振兴的关注还相对不足。本文基于产业链视角,以江西省赣州市兴国县贺堂村为例,运用田野调查、深度访谈等质性研究方法,开展了资源型乡村产业振兴路径与机制研究。研究发现:产业振兴分别表现出全链条价值深度开发、多方协作促成资源价值增值,以及资源开发融入全球价值链体系3种路径;资源、劳动力、土地、资本、技术、政策分别加入到产业链不同环节共同促进了乡村产业振兴;形成机制方面,资源是核心推动力,其吸引土地、劳动力向产业集聚,同时带动资本在政策指引下将技术转化为产业链形成与延伸的重要因素。研究一定程度上丰富了乡村产业振兴路径模式的研究进展,也为乡村振兴提供了经验启示。 展开更多
关键词 产业链 资源型乡村 乡村产业振兴 贺堂村
在线阅读 下载PDF
布尔函数二级逻辑极小化的快速算法 被引量：1
4
作者 曾献君 何煜 叶以正 《微电子学与计算机》 CSCD 北大核心 1992年第10期9-11,41,共4页
本文介绍二级逻辑极小化快速算法FBAMA(Fast Boolean Algebric Minimization Algorithm)。FBAMA算法简单,能保证逻辑无冗余性,极小化程度高,具有多项式时间复杂性,可处理的逻辑电路规模受输入变元数目限制很少,与逻辑表达式的项数相关... 本文介绍二级逻辑极小化快速算法FBAMA(Fast Boolean Algebric Minimization Algorithm)。FBAMA算法简单,能保证逻辑无冗余性,极小化程度高,具有多项式时间复杂性,可处理的逻辑电路规模受输入变元数目限制很少,与逻辑表达式的项数相关。算法FBAMA已在Sun-3工作站上用C语言实现。运行结果表明:FBAMA极小化程度与SWT及专用于VLSI逻辑综合的极小化系统ESPRESSOⅡ相比拟,但运行速度更快,适用于大规模逻辑电路的逻辑极小化。 展开更多
关键词 布尔函数 算法 逻辑优化
在线阅读 下载PDF
基于结构的多级逻辑优化 被引量：1
5
作者 曾献君 叶以正 《计算机辅助设计与图形学学报》 EI CSCD 1993年第4期275-283,共9页
本文分析多级组合逻辑结构中各数据信号取值状态及其与之相关的信号取值状态,构造数据信号取值状态与或图。利用与或图修剪技术寻求相应逻辑结构中冗余逻辑连线。消除多级逻辑结构中冗余的逻辑连线、冗余逻辑门并进行相应的等价逻辑结... 本文分析多级组合逻辑结构中各数据信号取值状态及其与之相关的信号取值状态,构造数据信号取值状态与或图。利用与或图修剪技术寻求相应逻辑结构中冗余逻辑连线。消除多级逻辑结构中冗余的逻辑连线、冗余逻辑门并进行相应的等价逻辑结构变换,实现多级逻辑优化。该优化过程直接在多级逻辑结构上进行并保持了原逻辑结构的总体结构特征,运行时空复杂性对基本输入/输出数目依赖很少,能适应大规模数字逻辑结构优化。 展开更多
关键词 逻辑优化 结构 逻辑设计
在线阅读 下载PDF
城郊融合类村庄规划编制思路与实践 被引量：1
6
作者 曾献君 林伟伟 +2 位作者 王世福 彭冲 吴俐颖 《规划师》 CSSCI 北大核心 2024年第5期114-122,共9页
城郊融合类村庄具有向城市转型的条件,但在我国进入城镇化中后期后,其转型时间、转型程度均存在较大的不确定性。在现有的国土空间规划体系下,根据城镇开发边界划定在高度城乡一体化区域推进控制性详细规划和村庄规划两类详细规划编制... 城郊融合类村庄具有向城市转型的条件,但在我国进入城镇化中后期后,其转型时间、转型程度均存在较大的不确定性。在现有的国土空间规划体系下,根据城镇开发边界划定在高度城乡一体化区域推进控制性详细规划和村庄规划两类详细规划编制已经难以应对空间发展的不确定性。通过分析城郊融合类村庄的特征、问题和发展趋势,阐述了村庄规划编制内涵的转变,提出了城郊融合类村庄规划编制的思路。以福建省惠安县崇武镇五峰村为例,结合其现状特征及发展问题,将村庄空间进一步细化为城镇功能区、城乡协调发展区、乡村功能区,探索不同用途管制下控制性详细规划、村庄规划联合编制的技术及成果表达形式,并提出该类地区详细规划一体化编制的路径,为优化城郊融合类村庄的规划编制技术、提升乡村空间治理能力提供参考和借鉴。 展开更多
关键词 城乡融合 城郊融合类村庄 村庄规划 国土空间规划 编制技术
在线阅读 下载PDF
长临界组合通路的重构算法
7
作者 曾献君 孙绪红 曾芷德 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 1999年第4期309-312,共4页
讨论了组合逻辑电路中长临界组合通路的重构变换算法，并证明了该算法的正确性及对延时优化的有效性．
关键词 延时优化 组合逻辑电路 组合通路 重构算法
在线阅读 下载PDF
时序冲突及时序检查
8
作者 曾献君 毛志刚 +1 位作者 来逢昌 叶以正 《微电子学与计算机》 CSCD 北大核心 1994年第3期5-9,13,共6页
本文介绍一个多相同步时序数字电路的时序模型及时序冲突的检验算法。该方法能检查出时序冲突类型、冲突的具体位置及时钟系统设置的合理性。该算法已在Ｓｕｎ—４／ＳＰＡＲＣ上实现，能快速准确检查出非覆盖多相时钟同步时序电路存在... 本文介绍一个多相同步时序数字电路的时序模型及时序冲突的检验算法。该方法能检查出时序冲突类型、冲突的具体位置及时钟系统设置的合理性。该算法已在Ｓｕｎ—４／ＳＰＡＲＣ上实现，能快速准确检查出非覆盖多相时钟同步时序电路存在的时序冲突，冲突覆盖率高。 展开更多
关键词 数字电路 时序电路 时序冲突 算法
在线阅读 下载PDF
时钟偏斜补偿电路设计与实现
9
作者 曾献君 陈亮 +1 位作者 冀蓉 胡建国 《微电子学与计算机》 CSCD 北大核心 2008年第2期44-46,共3页
时钟系统的稳定性直接决定了在不同操作环境下时钟偏斜值的大小,并影响芯片的可靠性,因此讨论了时钟偏斜补偿电路的设计与实现技术,为提高时钟系统的稳定性并提高在不同操作条件下的可靠性,从电路设计、版图实现的角度采取了有效措施,... 时钟系统的稳定性直接决定了在不同操作环境下时钟偏斜值的大小,并影响芯片的可靠性,因此讨论了时钟偏斜补偿电路的设计与实现技术,为提高时钟系统的稳定性并提高在不同操作条件下的可靠性,从电路设计、版图实现的角度采取了有效措施,有效提高了芯片的可靠性。 展开更多
关键词 时钟偏斜补偿 时钟系统稳定性 可靠性设计
在线阅读 下载PDF
IC设计数据的语义数据模型
10
作者 曾献君 王义和 叶以正 《微电子学》 CAS CSCD 1992年第1期50-54,59,共6页
IC设计数据管理是研制一体化IC-CAD系统的重要内容。本文提出了一个适于CAD设计数据管理的语义数据模型及在此模型下IC设计数据的具体表示及管理。语义数据模型提供了表达设计实体及其相互依赖关系的一体化方法。基于此模型的设计数据... IC设计数据管理是研制一体化IC-CAD系统的重要内容。本文提出了一个适于CAD设计数据管理的语义数据模型及在此模型下IC设计数据的具体表示及管理。语义数据模型提供了表达设计实体及其相互依赖关系的一体化方法。基于此模型的设计数据管理软件已在Unix Sun3工作站上构成,并成功地应用于组合电路逻辑综合系统中。语义数据模型能提高CAD系统的可扩充性,并可很好地支持系统的模块化结构。 展开更多
关键词 设计数据 数据模型 CAD 集成电路
在线阅读 下载PDF
基于结构的多级逻辑优化
11
作者 曾献君 喻明艳 叶以正 《计算机学报》 EI CSCD 北大核心 1995年第11期830-838,共9页
本文提出一个基于结构的多级逻辑优化算法ＭＬＯＢＬＳ（ＭｕｌｔｉｌｅｖｅｌＬｏｇｉｃＯｐｔｉｍｉｚａｔｉｏｎＢａｓｅｄｏｎｔｈｅＬｏｇｉｃＳｔｒｕｃｔｕｒｅ），多级组合逻辑网络的优化通过分析各逻辑门（结点）的可替代函数... 本文提出一个基于结构的多级逻辑优化算法ＭＬＯＢＬＳ（ＭｕｌｔｉｌｅｖｅｌＬｏｇｉｃＯｐｔｉｍｉｚａｔｉｏｎＢａｓｅｄｏｎｔｈｅＬｏｇｉｃＳｔｒｕｃｔｕｒｅ），多级组合逻辑网络的优化通过分析各逻辑门（结点）的可替代函数，并用简单的替代函数作替代变换完成．算法ＭＬＯＢＬＳ具有良好的逻辑结构重构能力，能得到近似最优的多级逻辑结构．整个优化过程在多级逻辑结构上直接进行，其时／空复杂性较少依赖于多级逻辑结构的基本输入／输出数目。 展开更多
关键词 逻辑优化 逻辑设计 多级逻辑优化
在线阅读 下载PDF
基于标准单元库的多级函数分解
12
作者 曾献君 叶以正 何煜 《微电子学》 CAS CSCD 1993年第1期48-52,共5页
本文提出在ASIC综合技术中基于标准单元库的多级逻辑函数分解技术。分解过程利用单元库函数真值矩阵及各分解部分用标准单元实现的难易程度、逻辑级数来评价、引导分解得到的多级逻辑易于用标准单元组合实现。使用的标准单元类型具有较... 本文提出在ASIC综合技术中基于标准单元库的多级逻辑函数分解技术。分解过程利用单元库函数真值矩阵及各分解部分用标准单元实现的难易程度、逻辑级数来评价、引导分解得到的多级逻辑易于用标准单元组合实现。使用的标准单元类型具有较大程度的相似性,有利于基于标准单元布局布线软件进一步减少芯片面积。 展开更多
关键词 标准单元库 逻辑函数 专用集成电路
在线阅读 下载PDF
基于标准单元库的工艺映射
13
作者 曾献君 陈昕 叶以正 《计算机辅助设计与图形学学报》 EI CSCD 1994年第3期199-206,共8页
本文提出基于标准单元实现的工艺映射技术，映射过程采用子逻辑结构变换及逻辑函数匹配加以实现，很好地兼顾了电路设计对延迟时间及芯片面积的要求。该过程在Ｓｕｎ－４／ＳＰＡＲＣ上用Ｃ语言实现，具有很好的时、空复杂性，能处理超... 本文提出基于标准单元实现的工艺映射技术，映射过程采用子逻辑结构变换及逻辑函数匹配加以实现，很好地兼顾了电路设计对延迟时间及芯片面积的要求。该过程在Ｓｕｎ－４／ＳＰＡＲＣ上用Ｃ语言实现，具有很好的时、空复杂性，能处理超大规模（５０００门以上）数字同步时序电路的映射过程，对纯组合逻辑电路的映射结果较好。 展开更多
关键词 工艺映射 电路设计 标准单元库
在线阅读 下载PDF
国外对空间剥夺及其城市社区资源剥夺水平研究的现状与趋势 被引量：48
14
作者 王兴中 王立 +4 位作者 谢利娟 王乾坤 杨瑞 曾献君 廖兰 《人文地理》 CSSCI 北大核心 2008年第6期7-12,共6页
本文从城市社会地理学的社会—生活空间质量观的视角、结合国外相关研究文献,首次系统地分析了国外对空间剥夺以及城市社区资源剥夺研究的现状、内容,及其所涉及的相关学科以及在此基础上所形成的研究理念、流派、原理与方法。总结了这... 本文从城市社会地理学的社会—生活空间质量观的视角、结合国外相关研究文献,首次系统地分析了国外对空间剥夺以及城市社区资源剥夺研究的现状、内容,及其所涉及的相关学科以及在此基础上所形成的研究理念、流派、原理与方法。总结了这一研究命题对城市管理、城市规划、社区规划与商娱场所空间布局的指导意义,以期为国内的相关研究提供借鉴。 展开更多
关键词 城市 社区 空间剥夺 社区资源剥夺
在线阅读 下载PDF
面向CPU芯片的验证技术研究 被引量：9
15
作者 胡建国 位招勤 +1 位作者 张旭 曾献君 《微电子学》 CAS CSCD 北大核心 2007年第1期16-19,23,共5页
CPU芯片规模大、复杂度高,在芯片设计的不同阶段进行多层次的验证,保证芯片的正确性非常关键。文章探讨了模拟验证、FPGA仿真、形式验证和静态时序分析等验证方法,提出了一种多级验证体系方法,实现CPU芯片的多层次验证,并成功地验证了... CPU芯片规模大、复杂度高,在芯片设计的不同阶段进行多层次的验证,保证芯片的正确性非常关键。文章探讨了模拟验证、FPGA仿真、形式验证和静态时序分析等验证方法,提出了一种多级验证体系方法,实现CPU芯片的多层次验证,并成功地验证了自行设计的微处理器的正确性和兼容性。 展开更多
关键词 CPU 模拟验证 FPGA仿真 形式验证 静态时序分析 多级验证
在线阅读 下载PDF
一种新型高精度DLL鉴相器设计 被引量：4
16
作者 冀蓉 冯颖劼 +3 位作者 曾献君 陈亮 张峻峰 罗钢 《电子学报》 EI CAS CSCD 北大核心 2009年第8期1694-1698,共5页
本文从研究静态相位误差对DLL(Delay-Locked Loop)环路的影响入手,基于Hogge和Alexander结构鉴相器,设计了一款用于30相500MHz DLL的新型高精度鉴相器.与传统的线性鉴相器和二进制鉴相器相比,文中提出的新型鉴相器电路既具有理想线性鉴... 本文从研究静态相位误差对DLL(Delay-Locked Loop)环路的影响入手,基于Hogge和Alexander结构鉴相器,设计了一款用于30相500MHz DLL的新型高精度鉴相器.与传统的线性鉴相器和二进制鉴相器相比,文中提出的新型鉴相器电路既具有理想线性鉴相器的特点,又解决了电荷泵开启死区的问题,消除了电流舵结构的电荷泵因电流失配带来的静态相位误差.对该鉴相器电路进行0.13μm CMOS工艺下的版图实现,版图之后的仿真结果显示:该鉴相器能正确鉴别1ps以上的相位延迟差,鉴相的精度高达0.18°,完全满足设计要求. 展开更多
关键词 鉴相器 延迟锁相环 相位误差 时钟相位 时钟抖动
在线阅读 下载PDF
多端口高速通用寄存器文件设计优化 被引量：6
17
作者 陈亮 刘龙 +3 位作者 游国福 胡建国 衣晓飞 曾献君 《微电子学与计算机》 CSCD 北大核心 2006年第8期63-66,共4页
文章介绍了采用0.13!m、1.2V工艺实现的600MHz、144×65位、20端口(8写12读)通用寄存器文件。在设计中采用了分体、单端读写、端口共享和预充敏感放大等技术,达到了高速和高密度的双重目标,满足了X高性能微处理器的性能要求。
关键词 多端口寄存器文件 分体结构 端口共享 预充敏感放大
在线阅读 下载PDF
CPU验证平台的研究与实现 被引量：5
18
作者 胡建国 曾献君 +1 位作者 陈亮 邢座程 《微电子学》 CAS CSCD 北大核心 2006年第1期49-51,55,共4页
针对CPU设计的特点,建立完善的验证平台对CPU的验证至关重要。介绍了CPU验证平台一般形式和特点,提出了面向高性能CPU功能验证的全芯片验证平台的结构和构造方法,阐述了基于硬件加速器的CPU验证平台的实现。该验证平台已成功验证了自主... 针对CPU设计的特点,建立完善的验证平台对CPU的验证至关重要。介绍了CPU验证平台一般形式和特点,提出了面向高性能CPU功能验证的全芯片验证平台的结构和构造方法,阐述了基于硬件加速器的CPU验证平台的实现。该验证平台已成功验证了自主设计的CPU的正确性和兼容性。 展开更多
关键词 CPU 验证平台 功能验证 硬件加速器
在线阅读 下载PDF
城市社会生活空间质量观理念下的城中村发展演进机制 被引量：9
19
作者 王立 王兴中 +1 位作者 曾献君 谢利娟 《现代城市研究》 北大核心 2009年第6期78-82,共5页
本文以城市社会地理学的城市社会—生活空间质量观理论体系为依据,从居民生活空间行为角度阐述了城中村发展演进的机制。指出:1.城中村的本质问题是城市社会空间问题;2.城中村的居住流动性与居住空间结构模式对城市低收入阶层,外来流动... 本文以城市社会地理学的城市社会—生活空间质量观理论体系为依据,从居民生活空间行为角度阐述了城中村发展演进的机制。指出:1.城中村的本质问题是城市社会空间问题;2.城中村的居住流动性与居住空间结构模式对城市低收入阶层,外来流动人口具有适居性并构成其社会生活空间;3.城中村的发展演进步入了社区发展的轨道,并逐步纳入了城市社区体系与居民日常生活场所体系。 展开更多
关键词 城中村 城市社会-生活空间 机制
在线阅读 下载PDF
基于相位合成的时钟50%占空比调节电路设计 被引量：2
20
作者 何小威 陈亮 +2 位作者 冀蓉 李少青 曾献君 《电子学报》 EI CAS CSCD 北大核心 2007年第8期1572-1576,共5页
本文介绍了采用纯数字相位合成法设计的高性能时钟50%占空比调节电路PB-DCC（Phase-Blending Du-ty-Cycle Corrector）.相比于传统的占空比调节方式,此电路通过采用SMD（Synchronous Mirror Delay）技术具有较强的抗PVT（Process,Voltag... 本文介绍了采用纯数字相位合成法设计的高性能时钟50%占空比调节电路PB-DCC（Phase-Blending Du-ty-Cycle Corrector）.相比于传统的占空比调节方式,此电路通过采用SMD（Synchronous Mirror Delay）技术具有较强的抗PVT（Process,Voltage and Temperature）变化的能力,输出时钟和原时钟完全同步和较快的调节速度等特点.经0.13μmCMOS工艺版图实现后HSPICE模拟表明,该占空比调节电路对占空比在10%-90%范围内的400MHz时钟能在4个周期内完成调节,输出时钟占空比为48%-52%. 展开更多
关键词 占空比调节 相位合成 SMD技术 PVT HSPICE模拟
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 4 下一页 到第 页
使用帮助 返回顶部