期刊导航
期刊开放获取
唐山市科学技术情报研究..
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
EPIC微体系结构的存储级并行执行模型的研究
被引量：
1
1
作者
邓让钰
陈海燕
+2 位作者
邢座程
谢伦国
曾献君
《计算机学报》
EI
CSCD
北大核心
2007年第1期74-80,共7页
描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explic...
描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explicit Parallel Instruction Computing,EPIC)微处理器实现一定程度的乱序执行,解决了传统超长指令字(Very Long Instruction Word,VLI W)锁步执行的缺陷,可以充分利用结构中的大量计算和存储资源,最大化隐藏存储延迟、提高MLP.
展开更多
关键词
显示并行指令计算
单位延迟
非单位延迟
存储级并行
优化的锁步执行模型
在线阅读
下载PDF
职称材料
一种异构多核处理器的并行流存储结构
被引量：
7
2
作者
邓让钰
陈海燕
+7 位作者
窦强
徐炜遐
谢伦国
戴泽福
李永进
夏军
罗莉
张民选
《电子学报》
EI
CAS
CSCD
北大核心
2009年第2期312-317,共6页
异构多核处理器可结合多种处理器体系结构的优势,既保留传统通用体系结构的灵活性,又拥有大量计算资源,可提供更高的峰值计算性能.YHFT64-3异构多核处理器中浮点处理部件18套,峰值计算能力强大,设计与之相匹配的存储系统是一项重大挑战...
异构多核处理器可结合多种处理器体系结构的优势,既保留传统通用体系结构的灵活性,又拥有大量计算资源,可提供更高的峰值计算性能.YHFT64-3异构多核处理器中浮点处理部件18套,峰值计算能力强大,设计与之相匹配的存储系统是一项重大挑战.针对YHFT64-3处理器,本文提出了一种并行流层次存储结构,深入阐述了如何体现应用特点、支持并行数据流处理的存储系统的设计思想和方法,从多个层次实现对并行数据流的挖掘或捕获.测试结果表明,这种存储结构体现了应用特点,能够较好地发挥YHFT64-3处理器的性能,同频情况下(500MHz),YHFT64-3比YHFT64-2性能高2—3个数量级,与1.6GHz的Itanium2性能相当,但代价更低.
展开更多
关键词
异构多核处理器
流体系结构
预取
存储调度
优化的锁步执行模型
在线阅读
下载PDF
职称材料
题名
EPIC微体系结构的存储级并行执行模型的研究
被引量：
1
1
作者
邓让钰
陈海燕
邢座程
谢伦国
曾献君
机构
国防科学技术大学计算机学院
出处
《计算机学报》
EI
CSCD
北大核心
2007年第1期74-80,共7页
基金
国家"八六三"高技术研究发展计划项目基金(2002AA110020)
国家自然科学基金(90207011)资助.
文摘
描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explicit Parallel Instruction Computing,EPIC)微处理器实现一定程度的乱序执行,解决了传统超长指令字(Very Long Instruction Word,VLI W)锁步执行的缺陷,可以充分利用结构中的大量计算和存储资源,最大化隐藏存储延迟、提高MLP.
关键词
显示并行指令计算
单位延迟
非单位延迟
存储级并行
优化的锁步执行模型
Keywords
EPIC
unit access latency
non-unit access latency
memory level parallelism
optimized lock-step execution model
分类号
TP302 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
一种异构多核处理器的并行流存储结构
被引量：
7
2
作者
邓让钰
陈海燕
窦强
徐炜遐
谢伦国
戴泽福
李永进
夏军
罗莉
张民选
机构
国防科学技术大学计算机学院
出处
《电子学报》
EI
CAS
CSCD
北大核心
2009年第2期312-317,共6页
基金
国家863高技术研究发展计划基金(No.2005AA110020)
国家自然科学基金(No.60573173
No.60703074)
文摘
异构多核处理器可结合多种处理器体系结构的优势,既保留传统通用体系结构的灵活性,又拥有大量计算资源,可提供更高的峰值计算性能.YHFT64-3异构多核处理器中浮点处理部件18套,峰值计算能力强大,设计与之相匹配的存储系统是一项重大挑战.针对YHFT64-3处理器,本文提出了一种并行流层次存储结构,深入阐述了如何体现应用特点、支持并行数据流处理的存储系统的设计思想和方法,从多个层次实现对并行数据流的挖掘或捕获.测试结果表明,这种存储结构体现了应用特点,能够较好地发挥YHFT64-3处理器的性能,同频情况下(500MHz),YHFT64-3比YHFT64-2性能高2—3个数量级,与1.6GHz的Itanium2性能相当,但代价更低.
关键词
异构多核处理器
流体系结构
预取
存储调度
优化的锁步执行模型
Keywords
heterogeneous multi-core processor
stream architecture
prefetch
memory access schedule
OLSM（optimized look-step execution model）
分类号
TP302.1 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
EPIC微体系结构的存储级并行执行模型的研究
邓让钰
陈海燕
邢座程
谢伦国
曾献君
《计算机学报》
EI
CSCD
北大核心
2007
1
在线阅读
下载PDF
职称材料
2
一种异构多核处理器的并行流存储结构
邓让钰
陈海燕
窦强
徐炜遐
谢伦国
戴泽福
李永进
夏军
罗莉
张民选
《电子学报》
EI
CAS
CSCD
北大核心
2009
7
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
