期刊文献+
共找到14篇文章
< 1 >
每页显示 20 50 100
基于网络演算的动态可重构总线建模及关键参数确定
1
作者 周继芹 王晶 +1 位作者 高岚 张伟功 《微电子学与计算机》 2021年第5期30-35,共6页
嵌入式系统在使用UM-BUS总线时,总线仲裁时隙大小、协议包大小等关键参数对总线性能有很大的影响;必须通过数学模型建立与仿真分析等手段确定总线关键参数,确保总线传输时延满足系统的实时性需求.本文针对UM-BUS总线的实时性进行了建模... 嵌入式系统在使用UM-BUS总线时,总线仲裁时隙大小、协议包大小等关键参数对总线性能有很大的影响;必须通过数学模型建立与仿真分析等手段确定总线关键参数,确保总线传输时延满足系统的实时性需求.本文针对UM-BUS总线的实时性进行了建模和分析,利用网络演算理论建立了总线系统数据服务模型,得出了数据传输时延上界的解析结果表达式.给出了一个典型的无人艇控制系统实例,确定了最优的关键参数设置.通过仿真分析结果与实验统计结果的对比,验证了模型的准确性. 展开更多
关键词 动态可重构总线 网络演算 仲裁时隙 传输时延
在线阅读 下载PDF
动态可重构总线测试系统的模块设计
2
作者 陕天龙 张家祺 周继芹 《微电子学与计算机》 CSCD 北大核心 2015年第7期147-151,156,共6页
动态可重构总线UM-BUS是一种以多通道并发冗余实现动态容错的新型高速串行总线,其测试系统通过对总线数据的采集和处理,完成无过滤监听数据、总线状态分析等测试功能.总线测试系统针对有效带宽为149.5MB/s的8通道UM-BUS总线,设计高速缓... 动态可重构总线UM-BUS是一种以多通道并发冗余实现动态容错的新型高速串行总线,其测试系统通过对总线数据的采集和处理,完成无过滤监听数据、总线状态分析等测试功能.总线测试系统针对有效带宽为149.5MB/s的8通道UM-BUS总线,设计高速缓存方案和通信方案,主要通过对数据的分类多级缓存和USB3.0传输方式,实现PC对总线数据的实时采集.结果表明,测试系统能够对UM-BUS总线的高速数据进行实时采集和存储,数据可靠性也得到验证,为实现总线状态分析和有过滤监听等功能做好准备. 展开更多
关键词 动态可重构总线 测试系统 数据采集 高速缓存 USB3.0
在线阅读 下载PDF
动态可重构高速串行总线中断请求方法的设计与实现 被引量:1
3
作者 万玛宁 王莹 +1 位作者 周继芹 张伟功 《微电子学与计算机》 CSCD 北大核心 2018年第10期23-28,共6页
动态可重构高速串行总线(UM-BUS)具有多通道并发冗余的特征以及远程存储访问能力,然而传统的固定网络结构已不能适应CPS、物联网对异构资源动态接入、多源感知融合的需求.为解决UM-BUS总线网络中功能模块的即插即用和实时响应,本文提出... 动态可重构高速串行总线(UM-BUS)具有多通道并发冗余的特征以及远程存储访问能力,然而传统的固定网络结构已不能适应CPS、物联网对异构资源动态接入、多源感知融合的需求.为解决UM-BUS总线网络中功能模块的即插即用和实时响应,本文提出一种低开销、高效率的中断请求与仲裁方法,采用基于编码仲裁的方式实现总线节点设备的中断处理,满足CPS、物联网应用环境下,UM-BUS总线节点设备之间事件中断通知与快速实时响应的需求. 展开更多
关键词 动态可重构总线 中断请求 CPS 物联网
在线阅读 下载PDF
一种基于嵌入式微处理器SIMD核的可重构数据总线设计
4
作者 王光 《电子产品世界》 2012年第11期32-34,共3页
提出了一种基于可重构总线的数据并行体系结构。首先,针对现代多媒体处理中存在的问题,提出了一种基于可重构总线的一维处理单元阵列体系结构;其次,设计各处理单元之间的通信模块以及处理元之间的数据传递方式,即可重构数据总线的设计;... 提出了一种基于可重构总线的数据并行体系结构。首先,针对现代多媒体处理中存在的问题,提出了一种基于可重构总线的一维处理单元阵列体系结构;其次,设计各处理单元之间的通信模块以及处理元之间的数据传递方式,即可重构数据总线的设计;最后,通过对几种常用的图像处理算法的验证,表明基于可重构总线的一维SIMD体系结构在逻辑上具有可行性。 展开更多
关键词 可重构总线 数据并行体系结构 FPGA SIMD
在线阅读 下载PDF
FPGA动态局部重构技术研究进展 被引量:4
5
作者 李鹏 兰巨龙 姜鲲鹏 《信息工程大学学报》 2009年第1期98-101,105,共5页
基于现场可编程门阵列(FPGA)动态可重构系统可以实时重构硬件,提高计算的灵活性、自适应能力以及自优化能力。使用局部动态重构不仅能够保证重构过程中主系统的正常实时运行,而且可以减少重构过程的时间。然而,现有的基于FPGA的平台往... 基于现场可编程门阵列(FPGA)动态可重构系统可以实时重构硬件,提高计算的灵活性、自适应能力以及自优化能力。使用局部动态重构不仅能够保证重构过程中主系统的正常实时运行,而且可以减少重构过程的时间。然而,现有的基于FPGA的平台往往受到各种物理限制使得局部动态重构实施过程变得困难。文章介绍了目前FPGA动态局部重构技术面临的各种问题和解决方案,并对该技术的发展趋势给出了展望。 展开更多
关键词 重构 现场可编程门阵列 总线 可重构总线 交叉开关矩阵
在线阅读 下载PDF
基于流水光总线阵列的快速数值计算并行算法 被引量:1
6
作者 陈宏建 陈崚 +1 位作者 李开荣 罗家奇 《扬州大学学报(自然科学版)》 CAS CSCD 2003年第3期58-65,共8页
介绍基于流水光总线的可重构线性阵列系统(LARPBS)模型及其快速数值计算并行算法,使人们更加了解光总线并行计算模型及其优越性,为今后进一步研究光总线并行计算模型及其并行算法提供帮助.
关键词 总线 可重构总线线性阵列系统模型 并行算法
在线阅读 下载PDF
UM-BUS总线传输系统的建模与仿真
7
作者 王钊 张伟功 《电子技术应用》 北大核心 2015年第4期32-35,共4页
UM-BUS(动态可重构高速串行总线)是一种基于故障实时检测和动态重构的新型多通道高速串行总线。UM-BUS总线的传输介质为屏蔽双绞线,传输通道采用MLVDS(TIA/EIA-899-2002)信号传送方式,能够支持多个节点设备直接连接。基于传输线理论,采... UM-BUS(动态可重构高速串行总线)是一种基于故障实时检测和动态重构的新型多通道高速串行总线。UM-BUS总线的传输介质为屏蔽双绞线,传输通道采用MLVDS(TIA/EIA-899-2002)信号传送方式,能够支持多个节点设备直接连接。基于传输线理论,采用Hyperlynx建立了UM-BUS总线物理线路的电阻隔离型、电容隔离型、阻容隔离型3种传输模型,并对仿真眼图及实测眼图进行了分析,确定了UM-BUS总线物理链路模型,为进一步研究UM-BUS总线传输系统提供了支持。 展开更多
关键词 建模 仿真 眼图 动态可重构高速串行总线 HYPERLYNX
在线阅读 下载PDF
基于UM-BUS总线的智能轮椅系统的新型体系结构
8
作者 冯绍辉 朱晓燕 张伟功 《电子技术应用》 2018年第9期137-140,145,共5页
针对可重构高速串行总线(UM-BUS)的特性,提出基于UM-BUS总线的智能轮椅系统的新型体系结构,该结构在扩展性、动态容错等方面优于传统体系结构。在新型体系结构的基础上,设计了通用的硬件与软件平台。所设计的智能轮椅控制系统具有扩展... 针对可重构高速串行总线(UM-BUS)的特性,提出基于UM-BUS总线的智能轮椅系统的新型体系结构,该结构在扩展性、动态容错等方面优于传统体系结构。在新型体系结构的基础上,设计了通用的硬件与软件平台。所设计的智能轮椅控制系统具有扩展便捷、高可靠以及通用性强的特点。 展开更多
关键词 可重构高速串行总线 智能轮椅 体系结构 扩展便捷 高可靠 通用性
在线阅读 下载PDF
一种基于PIM技术的SIMD核设计
9
作者 王光 《中国科学技术大学学报》 CAS CSCD 北大核心 2013年第7期599-602,共4页
基于PIM技术的SIMD核体系结构模型,对微体系进行了详细设计.采用硬件语言Verilog对体系结构各个部分进行了设计实现,并利用Xilinx ISE进行软件仿真,通过仿真波形验证功能的正确性.一方面利用PIM技术提高数据访问带宽,降低了数据访问延时... 基于PIM技术的SIMD核体系结构模型,对微体系进行了详细设计.采用硬件语言Verilog对体系结构各个部分进行了设计实现,并利用Xilinx ISE进行软件仿真,通过仿真波形验证功能的正确性.一方面利用PIM技术提高数据访问带宽,降低了数据访问延时;另一方面充分利用PIM技术所带来的高数据带宽,提高了整个系统性能. 展开更多
关键词 PIM SIMD 控制器 处理元 可重构总线
在线阅读 下载PDF
PRAM和LARPBS模型上的近似串匹配并行算法 被引量:19
10
作者 钟诚 陈国良 《软件学报》 EI CSCD 北大核心 2004年第2期159-169,共11页
近似串匹配技术在网络信息搜索、数字图书馆、模式识别、文本挖掘、IP路由查找、网络入侵检测、生物信息学、音乐研究计算等领域具有广泛的应用.基于CREW-PRAM(parallel random access machine with concurrent read and exclusive wri... 近似串匹配技术在网络信息搜索、数字图书馆、模式识别、文本挖掘、IP路由查找、网络入侵检测、生物信息学、音乐研究计算等领域具有广泛的应用.基于CREW-PRAM(parallel random access machine with concurrent read and exclusive write)模型,采用波前式并行推进的方法直接计算编辑距离矩阵D,设计了一个允许k-差别的近似串匹配动态规划并行算法,该算法使用(m+1)个处理器,时间复杂度为O(n),算法理论上达到线性加速;采取水平和斜向双并行计算编辑距离矩阵D的方法,设计了一个使用a(m+1)个处理器和O(n/a+m)时间的、可伸缩的、允许k-差别的近似串匹配动态规划并行算法,+<11mna.基于分治策略,通过灵活拆分总线和合并子总线动态重构光总线系统,并充分利用光总线的消息播送技术和并行计算前缀和的方法,实现了汉明距离的并行计算,设计了两个基于LARPBS(linear arrays with reconfigurable pipelined bus system)模型的通信高效、可扩放的允许k-误配的近似串匹配并行算法,其中一个算法使用n个处理器,时间为O(m);另一个为常数时间算法,使用mn个处理器. 展开更多
关键词 近似串匹配 并行算法 CREW-PRAM(parallel random access machine with concurrent read and EXCLUSIVE write) 可重构总线系统 编辑距离 汉明距离
在线阅读 下载PDF
数据并行计算机体系结构研究
11
作者 王鹏飞 张发存 段敬红 《计算机工程》 CAS CSCD 北大核心 2011年第15期249-251,共3页
通过对国内外并行计算机体系结构的分析与研究,提出一种面向多媒体应用的嵌入式数据并行计算机体系结构模型,将可重构总线与PIM技术相结合,弥补传统PIM体系结构下处理元之间通信复杂度高、结构可适应性弱等不足。描述其主要部件的功能... 通过对国内外并行计算机体系结构的分析与研究,提出一种面向多媒体应用的嵌入式数据并行计算机体系结构模型,将可重构总线与PIM技术相结合,弥补传统PIM体系结构下处理元之间通信复杂度高、结构可适应性弱等不足。描述其主要部件的功能和结构,定义该体系结构计算机的指令集,通过一个典型的算法样例介绍其汇编语言程序组成和并行计算过程。 展开更多
关键词 PIM技术 数据并行体系结构 可重构总线 处理元阵列 指令集体系结构
在线阅读 下载PDF
单片数控信号发生系统的SoPC技术设计与实现 被引量:4
12
作者 唐颖 杨海波 《自动化仪表》 CAS 2008年第4期52-55,59,共5页
设计了一种微型多功能数控函数发生器,采用了嵌入式微处理器NiosⅡ和QuartusⅡ等应用软件来完成设计,利用NiosⅡ可配置、可优化的特点,将系统所需的各逻辑部件植入到一个FPGA芯片之中。并通过Avalon总线将NiosⅡ的Avalon总线主端口(指... 设计了一种微型多功能数控函数发生器,采用了嵌入式微处理器NiosⅡ和QuartusⅡ等应用软件来完成设计,利用NiosⅡ可配置、可优化的特点,将系统所需的各逻辑部件植入到一个FPGA芯片之中。并通过Avalon总线将NiosⅡ的Avalon总线主端口(指令和数据的控制端口)与外设的功能选择按键及LED显示部件等连接,具有可裁减、可扩充、能耗低的特点,且实现了软硬件系统在线可编程的片上系统(SoPC)功能。 展开更多
关键词 NiosⅡCPU QuartusⅡ软件 可编程片上系统(SoPC) 函数发生器 可重构Avalon总线
在线阅读 下载PDF
基于PCIe的DMA传输在UM-BUS测试系统中的设计与应用 被引量:2
13
作者 李昱青 邱柯妮 +1 位作者 张伟功 徐远超 《电子技术应用》 北大核心 2015年第8期128-130,134,共4页
动态可重构高速串行总线(UM-BUS)是一种利用多通道并发冗余的方式来实现总线动态容错的高速串行总线。它的测试系统可以实现对总线的通信过程进行监测、存储与分析。由于测试系统需要在数据采集终端与PC之间建立高带宽的通信通道,设计了... 动态可重构高速串行总线(UM-BUS)是一种利用多通道并发冗余的方式来实现总线动态容错的高速串行总线。它的测试系统可以实现对总线的通信过程进行监测、存储与分析。由于测试系统需要在数据采集终端与PC之间建立高带宽的通信通道,设计了UM-BUS总线测试系统的PCIe2.0 x1通道的应用方案,设计并实现了基于FPGA的PCIe总线DMA数据传输方案。实验测试结果表明,实际传输速度可以稳定达到200 MB/s以上,完全满足总线测试系统中对数据传输速率的要求。 展开更多
关键词 PCIe总线 DMA数据传输 动态可重构高速串行总线 测试系统
在线阅读 下载PDF
LARPBS上图像的模板匹配和中值滤波算法 被引量:1
14
作者 舒红霞 杨俊敏 《计算机工程》 CAS CSCD 北大核心 2007年第18期205-207,共3页
图像的模板匹配和中值滤波是图像处理和计算机视觉中的基本操作。给定一个N×N图像、M×M模板和W×W窗口,该文在p2×N2个处理器的LARPBS模型上,分别提出了一个时间复杂度为O(M2·p-2)模板匹配算法和一个时间复杂度... 图像的模板匹配和中值滤波是图像处理和计算机视觉中的基本操作。给定一个N×N图像、M×M模板和W×W窗口,该文在p2×N2个处理器的LARPBS模型上,分别提出了一个时间复杂度为O(M2·p-2)模板匹配算法和一个时间复杂度为O(W×loglogN2)/(p2×logloglogN))的中值滤波算法,其中,1≤p≤M,W<N。 展开更多
关键词 图像处理 模板匹配 中值滤波 并行算法 可重构流水线总线
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部