Y99-61620-209 0001193低功率电路的逻辑综合(含3篇文章)=Session T4:logic synthesis for low power[会,英]//1998 IEEE In-ternational Symposium on Low Power Electronics andDesign.—209～226(AZ)本部分共有3篇文章,篇名为:在一...Y99-61620-209 0001193低功率电路的逻辑综合(含3篇文章)=Session T4:logic synthesis for low power[会,英]//1998 IEEE In-ternational Symposium on Low Power Electronics andDesign.—209～226(AZ)本部分共有3篇文章,篇名为:在一种通用延迟模型下的低功率逻辑综合,利用功率降低用电路对称性的多级逻辑电路的局部变换技术,考虑通过确定门电路大小而降低的低频干扰的功率优化方法。展开更多
文摘Y99-61620-209 0001193低功率电路的逻辑综合(含3篇文章)=Session T4:logic synthesis for low power[会,英]//1998 IEEE In-ternational Symposium on Low Power Electronics andDesign.—209～226(AZ)本部分共有3篇文章,篇名为:在一种通用延迟模型下的低功率逻辑综合,利用功率降低用电路对称性的多级逻辑电路的局部变换技术,考虑通过确定门电路大小而降低的低频干扰的功率优化方法。
