期刊文献+
共找到12篇文章
< 1 >
每页显示 20 50 100
Lite寄存器模型的设计与实现 被引量:1
1
作者 潘国腾 欧国东 +1 位作者 晁张虎 李梦君 《计算机应用》 CSCD 北大核心 2020年第5期1369-1373,共5页
针对集成电路规模扩大、片内寄存器数量激增,导致验证难度加大的问题,提出一种轻量级寄存器模型。首先,设计精简的底层结构,配合参数化设置减少寄存器模型在运行时的内存消耗;然后,分析模块级、系统级等不同层次的寄存器验证需求,使用Sy... 针对集成电路规模扩大、片内寄存器数量激增,导致验证难度加大的问题,提出一种轻量级寄存器模型。首先,设计精简的底层结构,配合参数化设置减少寄存器模型在运行时的内存消耗;然后,分析模块级、系统级等不同层次的寄存器验证需求,使用SystemVerilog语言实现验证所需的各项功能;最后,开发内建测试用例和寄存器模型自动生成工具,缩短寄存器模型所处验证环境的建立时间。实验结果表明,在运行时内存消耗方面,该寄存器模型为通用验证方法学(UVM)寄存器模型的21.65%;在功能方面,可应用于传统的UVM验证环境和非UVM验证环境,对25类寄存器的读写属性、复位值、后门访问路径等功能进行检查。该轻量级寄存器模型在工程实践中拥有良好的通用性和灵活性,满足寄存器验证需求,能有效提高寄存器验证的效率。 展开更多
关键词 寄存器模型 验证 PYTHON 测试用例 性能分析
在线阅读 下载PDF
UVM中寄存器模型遇到流水线时的不足及解决办法 被引量:2
2
作者 陈富强 《电子技术与软件工程》 2018年第12期70-71,共2页
分析了UVM(Universal Verification Methodology)验证平台和使用UVM中寄存器模型的验证过程,通过研究流水线工作方式和验证过程中read()、write()任务工作的流程,证明UVM中寄存器模型在解决流水线方面的问题时存在固有的问题。然后结合... 分析了UVM(Universal Verification Methodology)验证平台和使用UVM中寄存器模型的验证过程,通过研究流水线工作方式和验证过程中read()、write()任务工作的流程,证明UVM中寄存器模型在解决流水线方面的问题时存在固有的问题。然后结合寄存器验证中常见的复位验证、交叉位验证等给出合适的解决方案。 展开更多
关键词 UVM验证平台 寄存器模型 流水线 固有问题 解决办法
在线阅读 下载PDF
通过寄存器队列模型实现寄存器分配和指令调度
3
作者 沈立 肖晓强 +1 位作者 戴葵 王志英 《小型微型计算机系统》 CSCD 北大核心 2004年第4期757-761,共5页
寄存器分配与指令调度是编译器优化过程中的两项重要任务 .由于这两个阶段通常是独立完成的 ,寄存器分配往往会引入不必要的伪相关 ,从而影响指令调度的效率和结果 ,影响最终性能的提高 .本文提出了寄存器队列模型 ,并在其基础上提出了... 寄存器分配与指令调度是编译器优化过程中的两项重要任务 .由于这两个阶段通常是独立完成的 ,寄存器分配往往会引入不必要的伪相关 ,从而影响指令调度的效率和结果 ,影响最终性能的提高 .本文提出了寄存器队列模型 ,并在其基础上提出了一种结合实现寄存器分配和指令调度的算法 ,该算法能够在保证每条指令的执行时间最早的同时使用最少数目的寄存器 .它的另外一个优点是具有线性的时间和空间复杂度 。 展开更多
关键词 寄存器分配 指令调度 寄存器队列模型 寄存器溢出
在线阅读 下载PDF
基于改进图染色算法的ASIP寄存器分配器 被引量:2
4
作者 任坤 严晓浪 +1 位作者 孙玲玲 翁延玲 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2010年第12期2309-2313,共5页
针对传统的图染色算法很难为不规则结构的专用指令处理器(ASIP)生成优化代码的问题,提出一种能描述ASIP寄存器复杂约束关系的数学模型;改进了传统图染色算法,通过生命周期分析,将各种分配约束限制在一张有向数据相关图中,将寄存器分配... 针对传统的图染色算法很难为不规则结构的专用指令处理器(ASIP)生成优化代码的问题,提出一种能描述ASIP寄存器复杂约束关系的数学模型;改进了传统图染色算法,通过生命周期分析,将各种分配约束限制在一张有向数据相关图中,将寄存器分配问题转化为对有向数据相关图的简化问题;应用改进图染色算法构造了一个ASIP编译器.测试表明:和传统的图染色算法相比,改进图染色算法能充分地考虑寄存器之间的相互约束,降低了目标代码的空间尺寸,减少了寄存器的溢出. 展开更多
关键词 寄存器分配 ASIP寄存器模型 图染色算法
在线阅读 下载PDF
Verilog RTL模型 被引量:5
5
作者 沈理 《同济大学学报(自然科学版)》 EI CAS CSCD 北大核心 2002年第10期1194-1198,共5页
VLSI集成电路芯片测试技术正在向高层次测试推进 .针对Verilog硬件描述语言 ,提出了一种在寄存器传输级 (registertransferlevel,RTL)上的电路模型VRM .该模型着重于实际应用 ,可输出文本格式文件 ,便于开发实用的RTL级故障模拟和RTL级... VLSI集成电路芯片测试技术正在向高层次测试推进 .针对Verilog硬件描述语言 ,提出了一种在寄存器传输级 (registertransferlevel,RTL)上的电路模型VRM .该模型着重于实际应用 ,可输出文本格式文件 ,便于开发实用的RTL级故障模拟和RTL级测试生成等软件 .基于该模型 ,还实现了一个简单的RTL逻辑模拟程序以验证VRM模型的可行性 . 展开更多
关键词 VerilogRTL模型 VERILOG硬件描述语言 寄存器传输级模型 逻辑模拟 高层次测试 集成电路芯片 芯片测试
在线阅读 下载PDF
基于UVM实现时间同步电路的功能验证 被引量:4
6
作者 王世中 田泽 +3 位作者 吴晓成 张荣华 王治 王纯委 《计算机技术与发展》 2013年第7期183-186,共4页
时间同步电路模块是某款在研网络通信SoC芯片的核心IP之一,为通信网络子系统之间提供精准的时间同步功能,因此对其功能正确的验证具有重要意义。如果采用传统的定向测试方法对其验证将很难遍历到所有情况,而采用受约束的随机测试、基于... 时间同步电路模块是某款在研网络通信SoC芯片的核心IP之一,为通信网络子系统之间提供精准的时间同步功能,因此对其功能正确的验证具有重要意义。如果采用传统的定向测试方法对其验证将很难遍历到所有情况,而采用受约束的随机测试、基于覆盖率驱动的UVM验证方法学,能大量减小验证激励的开发项,有效穷举要验证的功能点。文中介绍了基于UVM验证方法学验证平台设计实现的过程,经过仿真验证和覆盖率的统计分析,证明采用该方法能高效地检查出设计的缺陷,减少了验证花费的时间。 展开更多
关键词 UVM 覆盖率 寄存器模型
在线阅读 下载PDF
ASIP编译器设计和实现 被引量:1
7
作者 任坤 严晓浪 孙玲玲 《电路与系统学报》 CSCD 北大核心 2009年第6期59-62,58,共5页
为了满足ASIP存储器约束和代码执行的实时性要求,提出一种同时考虑代码选择和寄存器分配的代码综合生成算法,同步处理代码生成的子问题。提出一种能描述ASIP寄存器复杂约束关系的数学模型;改进了传统的图染色算法,将寄存器分配问题转化... 为了满足ASIP存储器约束和代码执行的实时性要求,提出一种同时考虑代码选择和寄存器分配的代码综合生成算法,同步处理代码生成的子问题。提出一种能描述ASIP寄存器复杂约束关系的数学模型;改进了传统的图染色算法,将寄存器分配问题转化为对有向数据相关图的简化问题。应用算法构造了一个编译器后端,测试表明,和传统的分步优化算法相比,降低了目标代码的空间尺寸,减少了寄存器溢出的几率。 展开更多
关键词 专用指令处理器编译器 代码生成 ASIP寄存器模型 改进图染色算法
在线阅读 下载PDF
计算机专业数字逻辑设计课程建设的探索与实践 被引量:4
8
作者 王党辉 韩茹 +2 位作者 黄小平 张盛兵 尚学群 《计算机教育》 2018年第8期86-90,共5页
针对计算机本科专业数字逻辑设计课程教学中面临的教学与实践内容相脱节、与后续相关课程不能有效衔接等状况,探讨面向计算机专业的数字逻辑课程架构,包括理论课教学内容和实验内容,重点分析教学过程中的重点和难点,特别是复杂数字系统... 针对计算机本科专业数字逻辑设计课程教学中面临的教学与实践内容相脱节、与后续相关课程不能有效衔接等状况,探讨面向计算机专业的数字逻辑课程架构,包括理论课教学内容和实验内容,重点分析教学过程中的重点和难点,特别是复杂数字系统设计中涉及的寄存器传输级模型、有限状态机控制等。 展开更多
关键词 数字逻辑设计 课程架构 教学内容 寄存器传输模型
在线阅读 下载PDF
基于UVM的多通路航空总线收发器IP验证 被引量:4
9
作者 阎芳 李哲玮 +1 位作者 田毅 范毓洋 《电光与控制》 北大核心 2018年第1期70-73,共4页
面对机载SoC设计,传统验证效率低、可重用性差,难以满足航空实际应用环境验证需求,采用UVM高级验证方法学,使用"寄存器模型后门访问"方法控制参考模型期望值输出,搭建适用于多通路航空总线收发器IP核的验证平台及验证环境,并... 面对机载SoC设计,传统验证效率低、可重用性差,难以满足航空实际应用环境验证需求,采用UVM高级验证方法学,使用"寄存器模型后门访问"方法控制参考模型期望值输出,搭建适用于多通路航空总线收发器IP核的验证平台及验证环境,并实现对其数据收发及格式转换和多通路数据轮巡仲裁等功能验证。验证结果表明,该测试平台具有较好的可重用性,能够满足航空实际应用验证需求,缩短了机载电子硬件开发周期。 展开更多
关键词 多通路航空总线 收发器 UVM 寄存器模型 可重用性
在线阅读 下载PDF
基于UVM的PCIe桥接芯片验证平台设计 被引量:4
10
作者 王清源 高振斌 杨晓龙 《微电子学与计算机》 2023年第5期104-111,共8页
RapidIO协议是一种针对高性能嵌入式系统需求而设计的包交换互联协议,PCIe(Peripheral Component Interconnect express)是一种高速串行计算机扩展总线标准,能够提供点对点双通道高带宽传输.现有的国产CPU均不支持RapidIO接口,只能通过P... RapidIO协议是一种针对高性能嵌入式系统需求而设计的包交换互联协议,PCIe(Peripheral Component Interconnect express)是一种高速串行计算机扩展总线标准,能够提供点对点双通道高带宽传输.现有的国产CPU均不支持RapidIO接口,只能通过PCIe转RapidIO桥接芯片才可以连接到交换网络中,研制国产化PCIe桥接芯片对国产CPU的推广具有重要意义.通过在传统UVM(Universal Verification Methodology)架构的基础上进行优化,在计分板(Scoreboard)中采用基于单描述符实时比对的方法,比对数据改为从PCIe VIP(Verification Intellectual Property)的数据链路层中选取,使BDMA(Block Direct Memory Access)引擎的内存占用率减小了30%,验证平台总仿真时间缩短了25%;采用寄存器模型自动化集成的方法,对寄存器进行前门和后门交叉访问,可对寄存器的属性和初始值进行快速验证,使寄存器的总验证时间降为原来的20%,并且正确率可达95%以上,该方法特别适用于对同一寄存器各位域属性不同的寄存器验证;对代码覆盖率进行了收集,达到了覆盖100%的预期要求,该平台可用于数字芯片的验证. 展开更多
关键词 通用验证方法学(UVM) 数字芯片 寄存器模型 覆盖率 PCIe桥接芯片
在线阅读 下载PDF
基于uvm验证方法学的盲均衡器验证
11
作者 牛文升 王瑞刚 +1 位作者 张磊 马晓娜 《无线互联科技》 2016年第4期82-84,共3页
文章采用通用验证方法学(UVM)搭建验证平台,以高速光纤传输系统中的数字信号处理芯片的盲均衡器作为验证对象,重点分析了UVM验证平台的搭建思想,产生随机化的测试向量,对盲均衡器进行全面验证,从而达到覆盖率的要求,通过寄存器模型和自... 文章采用通用验证方法学(UVM)搭建验证平台,以高速光纤传输系统中的数字信号处理芯片的盲均衡器作为验证对象,重点分析了UVM验证平台的搭建思想,产生随机化的测试向量,对盲均衡器进行全面验证,从而达到覆盖率的要求,通过寄存器模型和自动化脚本的使用,提高验证效率和平台的可重用性。验证结果表明,通过这种面向对象的层次性建模方法,可以大幅缩短平台的维护和开发时间,采用该验证方法的功能覆盖率为100%,代码覆盖率为98%,翻转覆盖率为97%。 展开更多
关键词 UVM 盲均衡器 寄存器模型 覆盖率 自动化验证
在线阅读 下载PDF
The Genoese Commune Massari's Ledger of 1340: The First Computer Modeling Experience and Its Results
12
作者 Mikhail I. Kuter M. M. Gurskaya O. A. Sidiropulo 《Journal of Modern Accounting and Auditing》 2013年第2期212-229,共18页
Since 1865, the scholars from different countries have been studying the Genoese Massari's ledger of 1340. The authors have used a fundamentally new approach when studying this famous register. The authors have also ... Since 1865, the scholars from different countries have been studying the Genoese Massari's ledger of 1340. The authors have used a fundamentally new approach when studying this famous register. The authors have also analyzed the full-scale financial processes (from registering the expenses of the commune to their coverage by revenue) instead of analyzing some separate transactions which could prove the presence of the double-entry when registering each economic fact. This becomes possible as a result of the reconstruction of medieval entries and registers in the form of a modem account and the construction of the computer model of the whole ledger of 1340. The model of the system is formed according to seven summits of the revenue of the commune, which are distributed upon many factors of registered expenses and united into 17 reporting points. The special attention is paid to the date of the transaction. The authors have found many answers to some questions which were mysteries before. The explanation is given to the sales of goods below the purchasing price and to the exchange of money with significant losses. 展开更多
关键词 single-entry accounting double entry double-entry bookkeeping Massari book Genoa municipality thebudget incomes and expenses the sales of goods at below purchasing price
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部