期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
基于循环神经网络的多模态数据层次化缓存系统设计
1
作者 张燕 《现代电子技术》 北大核心 2025年第4期52-56,共5页
为提升对多模态数据的管理效果,提高数据访问速度并减轻数据库负载,设计一种基于循环神经网络的多模态数据层次化缓存系统。在DRAM/NVM混合内存模块中,利用DRAM完成主存NVM的缓存。当DRAM存在缓存缺失时,利用访问监控模块内置高速采集... 为提升对多模态数据的管理效果,提高数据访问速度并减轻数据库负载,设计一种基于循环神经网络的多模态数据层次化缓存系统。在DRAM/NVM混合内存模块中,利用DRAM完成主存NVM的缓存。当DRAM存在缓存缺失时,利用访问监控模块内置高速采集卡来采集NVM上频繁访问4 KB数据块的历史访问记录,再将历史访问记录编码为访问向量后构建训练集,作为长短期记忆(LSTM)网络的输入,用于预测访问频率。在缓存过滤模块中,将访问频率预测结果高于设定阈值部分的4 KB多模态数据读取到DRAM中进行缓存。实验结果显示:所设计系统可最大程度地降低系统带宽占用情况,TLB缺失率低,缓存执行效率较高,面对大页面具备显著缓存优势。 展开更多
关键词 多模态数据 层次化缓存 循环神经网络 长短期记忆(LSTM)网络 DRAM NVM 访问频率
在线阅读 下载PDF
一种基于数据访问特征的层次化缓存优化设计
2
作者 李崇民 王海霞 +1 位作者 张熙 汪东升 《计算机学报》 EI CSCD 北大核心 2011年第11期2064-2072,共9页
随着片上可集成的处理器核数增加,多核处理器的片上通信延迟不断增大,目录存储开销也随之线性增长.层次化缓存结构将片上缓存递归划分为多级区域,并将数据复制到各级区域内以减小片上通信延迟,同时通过多级目录结构降低了目录存储开销.... 随着片上可集成的处理器核数增加,多核处理器的片上通信延迟不断增大,目录存储开销也随之线性增长.层次化缓存结构将片上缓存递归划分为多级区域,并将数据复制到各级区域内以减小片上通信延迟,同时通过多级目录结构降低了目录存储开销.文中通过对数据访问特征进行分析,提出一种新型改进层次化缓存结构(EHCD),将从片外读入的数据直接放置在请求者所属的底层区域内,在降低延迟的同时,保证私有数据在片上最后一级缓存中只有一份副本,提高片上存储的空间利用率,具有良好的可扩展性.对16核处理器的实验结果表明,EHCD设计比传统共享缓存结构执行时间平均减少24%,比原有层次化缓存设计执行时间平均减少15%,具有很好的优化效果. 展开更多
关键词 片上多处理器 层次化缓存 多级目录 数据访问特征
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部