期刊文献+
共找到90篇文章
< 1 2 5 >
每页显示 20 50 100
数字匹配滤波器的递归折叠实现 被引量:13
1
作者 沈业兵 安建平 王爱华 《北京理工大学学报》 EI CAS CSCD 北大核心 2006年第8期733-736,共4页
针对数字匹配滤波器(DMF)的FPGA实现提出一种优化结构.利用16位移位寄存器(SRL16E)的存储潜力,设计递归延迟线(RDL);再利用RDL抽头个数倍减而抽头样本速率倍增的特点和时分复用技术,提出DMF的递归折叠结构.该结构以提高工作时钟频率为代... 针对数字匹配滤波器(DMF)的FPGA实现提出一种优化结构.利用16位移位寄存器(SRL16E)的存储潜力,设计递归延迟线(RDL);再利用RDL抽头个数倍减而抽头样本速率倍增的特点和时分复用技术,提出DMF的递归折叠结构.该结构以提高工作时钟频率为代价,增大延迟线的采样率以及相关运算单元的吞吐率,从而成倍降低DMF的资源消耗.当采用1/4递归折叠结构时,资源消耗仅为优化前的1/3. 展开更多
关键词 数字匹配滤波 递归延迟线 折叠DMF 时分复用
在线阅读 下载PDF
基于FPGA的数字匹配滤波器的实现 被引量:7
2
作者 何在民 胡永辉 +2 位作者 魏敬法 蔡成林 武建锋 《时间频率学报》 CSCD 2008年第2期114-120,共7页
对数字匹配滤波器的原理和结构进行了简要的介绍,重点给出了在现场可编程门阵列(FPGA)中数字匹配滤波器倒置结构的硬件实现。通过对设计电路的实时仿真表明:该数字匹配滤波器具有捕获精度高、速度快的特点,可应用于其它扩频系统的数字... 对数字匹配滤波器的原理和结构进行了简要的介绍,重点给出了在现场可编程门阵列(FPGA)中数字匹配滤波器倒置结构的硬件实现。通过对设计电路的实时仿真表明:该数字匹配滤波器具有捕获精度高、速度快的特点,可应用于其它扩频系统的数字接收机中。 展开更多
关键词 数字匹配滤波 现场可编程门阵列(FPGA) 扩频接收机 倒置结构
在线阅读 下载PDF
用于快速扩谱码捕获的数字匹配滤波器 被引量:3
3
作者 沈泊 黄捷 +1 位作者 温涛 孙承绶 《微电子学》 CAS CSCD 北大核心 1999年第4期241-245,249,共6页
提出了高速数字伪码匹配滤波器的几种实现方案,评估了其性能,比较了方案之间的优劣。模拟及电路综合的结果表明,文中提出的方案可以使器件工作于25 M Hz 以上的速度,能满足绝大多数现有系统的要求。
关键词 扩谱 数字匹配滤波 扩展频谱通信 滤波
在线阅读 下载PDF
直扩系统中数字匹配滤波器的设计仿真 被引量:6
4
作者 黄振 杨士中 陆建华 《电讯技术》 北大核心 2002年第2期8-13,共6页
主要讨论了量化比特数和取样间隔对数字匹配滤波器 (DMF)解扩电路性能的影响 ,通过直扩系统 (DSSS)的仿真结果表明 :DMF的量化比特数取 3时 ,量化误差可忽略不计 (近似为无穷量化结果 ) ;而在低抽样率下依靠DMF的样值序列前端处理 (FEP... 主要讨论了量化比特数和取样间隔对数字匹配滤波器 (DMF)解扩电路性能的影响 ,通过直扩系统 (DSSS)的仿真结果表明 :DMF的量化比特数取 3时 ,量化误差可忽略不计 (近似为无穷量化结果 ) ;而在低抽样率下依靠DMF的样值序列前端处理 (FEP)可以使系统误码率达到高抽样率的效果 。 展开更多
关键词 直扩系统 数字匹配滤波 设计仿真
在线阅读 下载PDF
直接序列扩频数字匹配滤波器 被引量:10
5
作者 郭南 洪福明 《电子科技大学学报》 EI CAS CSCD 北大核心 1996年第5期455-459,共5页
探讨用于直接序列扩频的数字匹配滤波器(DMF)的逻辑结构和有关参数的选取问题;讨论了采用并行处理技术和快速算法的可行性,分析了量化比特数、取样间隔以及A/D变换器固有的软限幅效应对系统性能的影响;为有所比较,还提到了... 探讨用于直接序列扩频的数字匹配滤波器(DMF)的逻辑结构和有关参数的选取问题;讨论了采用并行处理技术和快速算法的可行性,分析了量化比特数、取样间隔以及A/D变换器固有的软限幅效应对系统性能的影响;为有所比较,还提到了早期的极性重合DMF。在给出部分理论分析和计算机模拟结果之后归纳了几条主要结论。 展开更多
关键词 直接序列扩频 数字匹配滤波 扩展频谱通信
在线阅读 下载PDF
扩频通信系统中数字匹配滤波器的实现及其捕获性能分析 被引量:5
6
作者 刘芳 高鹏飞 曹叶文 《山东工业大学学报》 CAS 2001年第4期356-360,共5页
设计了一种采用VHDL语言实现的应用于扩频通信捕获的数字匹配滤波器 ,并对其捕获性能进行了分析
关键词 扩频通信 数字匹配滤波 性能分析 捕获性能 扩频信号处理芯片
在线阅读 下载PDF
改进的数字匹配滤波器的设计及FPGA实现 被引量:3
7
作者 谭晓衡 杨丽丽 张毛 《重庆大学学报(自然科学版)》 EI CAS CSCD 北大核心 2010年第4期109-114,共6页
提出一种改进的数字匹配滤波器(digital matchedfilter,DMF)结构。在发送端用2个码元长度为N的同一伪随机序列重复对一个基带数据码元进行整周期扩频,替代常规的用一个码元长度为2N的伪随机序列对一个基带数据码元进行整周期扩频。在接... 提出一种改进的数字匹配滤波器(digital matchedfilter,DMF)结构。在发送端用2个码元长度为N的同一伪随机序列重复对一个基带数据码元进行整周期扩频,替代常规的用一个码元长度为2N的伪随机序列对一个基带数据码元进行整周期扩频。在接收端只需要用码元长度为N的DMF来实现解扩,将同一个基带数据码元内出现的两个相关峰叠加后输出即可。分析并仿真了改进的DMF的检测概率和虚警概率。基于递归折叠原理实现了改进的DMF结构。实验结果表明,在相同扩频增益的条件下,该改进结构与基本DMF的检测概率和虚警概率基本相同,而与递归折叠结构相比,该改进结构大大节约了硬件资源。 展开更多
关键词 扩频通信 数字匹配滤波器(DMF) 递归折叠 检测概率 虚警概率
在线阅读 下载PDF
扩频接收机中数字匹配滤波器的设计与实现 被引量:8
8
作者 魏炳朝 汪春霆 +1 位作者 李峰 曾兴雯 《无线电通信技术》 2003年第2期55-57,共3页
数字匹配滤波器可以方便地实现DS扩频信号的解扩处理。文中介绍了数字匹配滤波解扩技术的基本原理,用10万门级的CPLD设计实现了一个码长127位码型可变的3bit量化直接序列扩频数字匹配滤波器。着重分析了前端处理模块、匹配滤波阵列及累... 数字匹配滤波器可以方便地实现DS扩频信号的解扩处理。文中介绍了数字匹配滤波解扩技术的基本原理,用10万门级的CPLD设计实现了一个码长127位码型可变的3bit量化直接序列扩频数字匹配滤波器。着重分析了前端处理模块、匹配滤波阵列及累加器、相关峰处理等各单元的特点,给出了实现框图,并指明了实现过程中应注意的问题。 展开更多
关键词 接收机 数字匹配滤波 CPLD 扩频通信 信号处理 直接序列
在线阅读 下载PDF
数字匹配滤波器伪码捕获仿真系统的实现与分析 被引量:6
9
作者 张合庆 张有光 《微计算机信息》 北大核心 2007年第22期234-236,共3页
着重分析了在高动态环境下数字匹配滤波器伪码捕获算法,使用MATLAB/SIMULINK仿真软件构建了该算法的仿真系统。在不同参数条件下分析仿真结果,仿真系统的正确性得到了验证,进而也得到了匹配滤波器捕获算法在实时性和准确性方面的特点,... 着重分析了在高动态环境下数字匹配滤波器伪码捕获算法,使用MATLAB/SIMULINK仿真软件构建了该算法的仿真系统。在不同参数条件下分析仿真结果,仿真系统的正确性得到了验证,进而也得到了匹配滤波器捕获算法在实时性和准确性方面的特点,并讨论了其特点的来源。指出了该仿真系统在其它各方面的应用前景。 展开更多
关键词 数字匹配滤波 仿真 伪码捕获
在线阅读 下载PDF
用FPGA实现数字匹配滤波器的优化方法 被引量:13
10
作者 卿敏 沈业兵 安建平 《微计算机信息》 2004年第11期118-119,共2页
本文利用Xilinx公司Virtex系列器件的特殊结构,提出了一种比较新颖的数字匹配滤波器设计方法,它在保证了该匹配滤波器与传统匹配滤波器性能不变的前提下,最大限度的减少了占用的FPGA资源(与Xilinx公司推荐的设计方法相比较减少了50%以... 本文利用Xilinx公司Virtex系列器件的特殊结构,提出了一种比较新颖的数字匹配滤波器设计方法,它在保证了该匹配滤波器与传统匹配滤波器性能不变的前提下,最大限度的减少了占用的FPGA资源(与Xilinx公司推荐的设计方法相比较减少了50%以上的资源消耗)。该设计被应用于全数字直接序列扩频接收机中,并取得了满意的效果。 展开更多
关键词 取样 量化 数字匹配滤波 直接序列扩频
在线阅读 下载PDF
数字匹配滤波器的EDA设计与实现 被引量:1
11
作者 张建斌 黄娴 《电子器件》 EI CAS 2006年第4期1259-1262,共4页
在无线电台通带内传输直扩信号时解扩是关键技术之一。提出了一种利用数字匹配滤波器进行基带解扩的方案,论述了数字匹配滤波器解扩的基本工作原理和实现方法,给出了基于EDA软件MAX+plusⅡ设计的数字匹配滤波器芯核顶层电路,其中伪随机... 在无线电台通带内传输直扩信号时解扩是关键技术之一。提出了一种利用数字匹配滤波器进行基带解扩的方案,论述了数字匹配滤波器解扩的基本工作原理和实现方法,给出了基于EDA软件MAX+plusⅡ设计的数字匹配滤波器芯核顶层电路,其中伪随机码为32位平衡GOLD码。对码片速率为9 600 chip/s的基带扩频信号解扩的仿真结果表明,该方案正确可行,并最终实现了用于基带解扩的数字匹配滤波器ASIC。 展开更多
关键词 直接序列扩频 数字匹配滤波 EDA技术 无线电台
在线阅读 下载PDF
数字匹配滤波器的优化设计与FPGA实现 被引量:2
12
作者 王光 田斌 +2 位作者 吴勉 易克初 田红心 《国外电子元器件》 2006年第5期70-73,共4页
介绍在直接序列扩频通信中应用数字匹配滤波器实现m序列同步,分析其具体结构,详细讨论了其基于FPGA(现场可编程门阵列)的性能优化。结果表明,数字匹配滤波器用FPGA实现时,能够大大减少资源占用,并提高工作效率。
关键词 FPGA 数字匹配滤波 直接序列扩频
在线阅读 下载PDF
基于FPGA的数字匹配滤波器的设计 被引量:1
13
作者 张爱民 马志强 付健 《价值工程》 2010年第16期164-165,共2页
数字匹配滤波器(DMF)在通信和雷达接收机中应用广泛,文章分析了匹配滤波器的重要参数和电路基本结构,结合数字匹配滤波器在扩频系统中的应用,给出了基于FIR滤波器的IP核设计数字匹配滤波器和折叠数字匹配滤波器的FPGA实现方法。
关键词 数字匹配滤波 FIR匹配滤波 折叠匹配滤波
在线阅读 下载PDF
基于FPGA的扩频接收机中数字匹配滤波器的设计 被引量:5
14
作者 余建宇 《火控雷达技术》 2009年第3期30-33,共4页
本文在分析匹配滤波器的工作原理及制约数字匹配滤波器性能的主要参数后,在文献[5]所给出折叠匹配滤波器的基础上设计了一种改进的折叠匹配滤波器结构,该结构具有更好的可实现性和更少的FPGA资源消耗。该设计已经应用于某型号中频数字... 本文在分析匹配滤波器的工作原理及制约数字匹配滤波器性能的主要参数后,在文献[5]所给出折叠匹配滤波器的基础上设计了一种改进的折叠匹配滤波器结构,该结构具有更好的可实现性和更少的FPGA资源消耗。该设计已经应用于某型号中频数字化直接序列扩频接收机中,并取得了满意的效果。 展开更多
关键词 数字匹配滤波 折叠匹配滤波 FPGA
在线阅读 下载PDF
基于矩阵的混合型数字匹配滤波器的研究
15
作者 郑津 陈利学 梅大成 《计算机应用》 CSCD 北大核心 2010年第6期1698-1700,共3页
针对测井信号扩频传输的实际需求,在FPGA芯片上设计并实现了一种改进的混合型数字匹配滤波器。匹配滤波相干过程采用递归化矩阵运算的方式进行,并将滤波器中多路乘加器计算求值的结构改用查表寻值形式,以同时满足井场对简化设备结构与... 针对测井信号扩频传输的实际需求,在FPGA芯片上设计并实现了一种改进的混合型数字匹配滤波器。匹配滤波相干过程采用递归化矩阵运算的方式进行,并将滤波器中多路乘加器计算求值的结构改用查表寻值形式,以同时满足井场对简化设备结构与保证工作速率的要求。测试结果显示,该结构数字匹配滤波器的处理效果能满足设计要求。 展开更多
关键词 扩频通信 测井信号传输 数字匹配滤波 现场可编程门阵列 递归化矩阵运算
在线阅读 下载PDF
一种基于数字匹配滤波器的伪码捕获方法 被引量:3
16
作者 项家伟 韦志棉 熊小军 《无线电工程》 2011年第11期28-30,共3页
基于匹配滤波器的伪码捕获方法由于其速度优势在直扩通信系统中得到越来越广泛的研究和应用。数字匹配滤波器在基于软件无线电架构的数字通信系统中有很强的实用性。为提高伪码同步性能,提出了一种基于数字匹配滤波器的伪码捕获方法,主... 基于匹配滤波器的伪码捕获方法由于其速度优势在直扩通信系统中得到越来越广泛的研究和应用。数字匹配滤波器在基于软件无线电架构的数字通信系统中有很强的实用性。为提高伪码同步性能,提出了一种基于数字匹配滤波器的伪码捕获方法,主要针对载波多普勒频偏较小的应用场合。该方法保留了匹配滤波器捕获方法的速度优势,同时降低了虚警概率,提高了同步精度。该方法已成功应用于某系统。 展开更多
关键词 数字匹配滤波 同步概率 同步精度
在线阅读 下载PDF
基于数字匹配滤波器与多径合并的CDMA码跟踪环 被引量:1
17
作者 邹肸 刘正军 冉崇森 《电路与系统学报》 CSCD 2003年第3期135-138,共4页
PN码跟踪环是DS-CDMA蜂窝移动通信系统的关键技术。本文针对第三代(3G)移动通信系统,着眼于对下行公共导频信道的充分利用,提出了一种基于数字匹配滤波器(DMF)和多径误差合并的全数字式码跟踪环。导频信道的DMF输出,一方面可用于信道估... PN码跟踪环是DS-CDMA蜂窝移动通信系统的关键技术。本文针对第三代(3G)移动通信系统,着眼于对下行公共导频信道的充分利用,提出了一种基于数字匹配滤波器(DMF)和多径误差合并的全数字式码跟踪环。导频信道的DMF输出,一方面可用于信道估计与多径搜索,另一方面用于提取码定时误差,二者结合可以进行码定时误差的多径RAKE合并。理论推导与仿真结果表明,该跟踪环性能良好,具有较高的实用价值。 展开更多
关键词 码跟踪环 数字匹配滤波器(DMF) 公共导频信道 多径合并
在线阅读 下载PDF
数字匹配滤波器VHDL软核的设计与实现 被引量:1
18
作者 王青 王力男 《无线电通信技术》 2002年第4期51-53,共3页
匹配滤波器是扩频系统中常用的捕获方法之一。本数字匹配滤波器软核用VHDL语言,采用参数化方法实现。根据数字匹配滤波器的结构,选择扩频码长度、采样点的个数等几个相关的变量作为可变的参数来设计。随时间的推移,还可以选用新的FPGA... 匹配滤波器是扩频系统中常用的捕获方法之一。本数字匹配滤波器软核用VHDL语言,采用参数化方法实现。根据数字匹配滤波器的结构,选择扩频码长度、采样点的个数等几个相关的变量作为可变的参数来设计。随时间的推移,还可以选用新的FPGA来降低成本,增加可靠性,或者制作成ASIC。 展开更多
关键词 数字匹配滤波 设计 VHDL 参数化 扩频系统
在线阅读 下载PDF
一种数字匹配滤波器的设计 被引量:1
19
作者 王俊花 崔永 《自动化技术与应用》 2009年第4期51-53,共3页
对直扩信号捕获有两种常用的传统方法:滑动相关法和匹配滤波法。滑动相关法一个伪码周期只作一次相关累加运算;匹配滤波法只需一个伪码周期就可实现伪码相位的捕获,但消耗硬件资源过大。本文综合匹配滤波的优缺点,设计一种合理的匹配滤... 对直扩信号捕获有两种常用的传统方法:滑动相关法和匹配滤波法。滑动相关法一个伪码周期只作一次相关累加运算;匹配滤波法只需一个伪码周期就可实现伪码相位的捕获,但消耗硬件资源过大。本文综合匹配滤波的优缺点,设计一种合理的匹配滤波器,并在XILINX公司的ISE下用VHDL语言编程实现数字匹配滤波器的设计,并在第三方仿真工具Modelsim中进行了仿真验证。 展开更多
关键词 扩频通信 M序列 数字匹配滤波
在线阅读 下载PDF
高动态扩频接收机中数字匹配滤波器的FPGA设计 被引量:3
20
作者 陈鹤 邵定蓉 《电子设计应用》 2006年第5期85-87,共3页
本文介绍了一种高动态扩频数字接收机中数字匹配滤波器的原理和其基于FPGA的实现方法。改进的数字匹配滤波器的资源消耗仅为折叠匹配滤波器的一半,本文提出的方法适用于高动态环境下扩频信号的长伪码快速捕获。
关键词 扩频通信 数字匹配滤波 FPGA
在线阅读 下载PDF
上一页 1 2 5 下一页 到第
使用帮助 返回顶部