期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
后端实现时几种减小时钟延迟的有效方法
1
作者 顾光华 张海平 何志伟 《电子与封装》 2014年第3期21-24,共4页
主要探讨在嵌入式芯片后端设计时怎么实现时钟延时最小时钟网络。时钟网络优化的障碍可能来自很多方面,主要包括以下三个方面:不同转换率的输入输出单元,具有大负载电容端口以及来自不同时钟域的时钟网络。针对提出的问题,讨论一般采取... 主要探讨在嵌入式芯片后端设计时怎么实现时钟延时最小时钟网络。时钟网络优化的障碍可能来自很多方面,主要包括以下三个方面:不同转换率的输入输出单元,具有大负载电容端口以及来自不同时钟域的时钟网络。针对提出的问题,讨论一般采取的解决方案,优化时钟延时,通过针对性的方法技巧,可以在时钟树自动综合时有效地减少时钟树延时。 展开更多
关键词 嵌入式芯片 时钟延时 时钟树自动综合
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部