-
题名一种SerDes的高效集成可测试性设计
- 1
-
-
作者
胡曙凡
田泽
邵刚
-
机构
中航工业西安航空计算技术研究所
-
出处
《计算机技术与发展》
2015年第4期204-207,212,共5页
-
基金
国家"十二五"微电子预研基金项目(51308010601
51308010711)
总装预研基金(9140A08010712HK6101)
-
文摘
随着集成电路工作速度的提高以及特征尺寸的缩小,芯片设计和测试的费用越来越高。特别是进入深亚微米工艺以及超高集成度发展阶段以来,芯片的功能越来越强大,但也带来一系列设计和测试问题。测试和可测性设计的理论与技术已经成为VLSI领域中的一个重要研究方向,它们在理论和实践中都有十分突出的价值。文中基于Ser Des的测试要求,为了解决相关参数的测试难题,提出了一种针对Ser Des的可测性设计方案。回环、测试码型产生、温度检测、模拟测试总线等功能的实现,将Ser Des参数的测试难度极大降低。这种方案结构简单,效率较高,具有很好的实用价值。
-
关键词
可测性设计
回环
模拟测试总线
SERDES
-
Keywords
testability design
loopback
analog test bus
SerDes
-
分类号
TP31
[自动化与计算机技术—计算机软件与理论]
-
-
题名VLSI可测性设计研究
被引量：7
- 2
-
-
作者
杜俊
赵元富
-
机构
航天时代电子公司研究院微电子技术研究部
-
出处
《微电子学与计算机》
CSCD
北大核心
2004年第10期189-192,共4页
-
文摘
从可测性设计与VLSI测试、VLSI设计之间的关系出发,将与可测性设计相关的VLSI测试方法学、设计方法学的内容有机地融合在一起。文中简要地介绍了VLSI可测性设计的理论基础和技术种类,简明地评述了可测性设计的现状和发展趋势,并且探讨了可测性设计的实现方法。
-
关键词
可测性设计
自动测试生成
扫描设计
边界扫描技术
嵌入式自测试
测试外壳
模拟测试总线
-
Keywords
DFT, ATPG, Scan, BSD, BIST, Test wrapper, ATB
-
分类号
TN470.2
[电子电信—微电子学与固体电子学]
-
