期刊文献+
共找到26篇文章
< 1 2 >
每页显示 20 50 100
内建自测试中多输入特征寄存器的硬件开销的减少 被引量:1
1
作者 李兆麟 叶以正 毛志刚 《微处理机》 2001年第1期14-18,共5页
在内建自测试中 ,针对随机向量测试 ,本文提出了一种通过输出信号分组压缩来减少多输入特征寄存器 MISR的硬件开销的方法。该方法是在分析输出信号之间相关性的基础上 ,根据给定的 MISR阶数构造具有最小相关度的输出信号集合组 ,以此来... 在内建自测试中 ,针对随机向量测试 ,本文提出了一种通过输出信号分组压缩来减少多输入特征寄存器 MISR的硬件开销的方法。该方法是在分析输出信号之间相关性的基础上 ,根据给定的 MISR阶数构造具有最小相关度的输出信号集合组 ,以此来减少输出信号分组压缩时的故障覆盖率损失。 展开更多
关键词 内建自测试 多输入特征寄存器 门电路 故障覆盖率 硬件开销
在线阅读 下载PDF
基于LUT的高速低硬件开销SHA-3算法设计 被引量:1
2
作者 张跃军 廖澴桓 丁代鲁 《电子技术应用》 北大核心 2017年第4期43-46,共4页
通过对SHA-3算法和查找表(Look-Up-Table,LUT)方法的研究,提出一种高速低硬件开销SHA-3算法设计方案。首先,该方案利用状态机实现SHA-3算法核心置换函数的轮运算,并结合LUT方法处理每轮运算的数据交换和数据存储;然后,采用硬件模块并行... 通过对SHA-3算法和查找表(Look-Up-Table,LUT)方法的研究,提出一种高速低硬件开销SHA-3算法设计方案。首先,该方案利用状态机实现SHA-3算法核心置换函数的轮运算,并结合LUT方法处理每轮运算的数据交换和数据存储;然后,采用硬件模块并行处理和存储单元共用的方式,提高SHA-3算法的速度、降低硬件开销。最后,在SMIC 65nm CMOS工艺下设计SHA-3算法,DC综合后电路面积为65 833μm^2,在1.2V电压下最高工作频率可达到150MHz,功耗为2.5mW。 展开更多
关键词 SHA-3算法 LUT查找表 高速 硬件开销 CMOS电路
在线阅读 下载PDF
英语听力教学中软硬件开销的控制策略 被引量:1
3
作者 王灏 《甘肃高师学报》 2008年第1期118-120,共3页
英语听力训练在整个英语教学中具有举足轻重的地位,但其自身的一些限制性特点又极大地制约了教学活动的开展,使得听力教学成为整个英语教学过程中一个相对薄弱的环节。因此着重分析讨论了在现有技术条件下,从软、硬件两个层面最大限度... 英语听力训练在整个英语教学中具有举足轻重的地位,但其自身的一些限制性特点又极大地制约了教学活动的开展,使得听力教学成为整个英语教学过程中一个相对薄弱的环节。因此着重分析讨论了在现有技术条件下,从软、硬件两个层面最大限度利用已有资源,以最小开销来有效开展英语听力教学的可行性。 展开更多
关键词 听力教学 硬件开销 控制策略
在线阅读 下载PDF
一种硬件开销低的电路延时故障检测方法 被引量:1
4
作者 刘杰 贾晓军 《计算机测量与控制》 北大核心 2014年第6期1714-1717,1721,共5页
文章提出一种统一延时测试架构,通过重用在线延时故障检测设计资源实现离线延时检测;首先,提出了一种硬件开销较小的稳定性检测器,对每个关键组合输出的稳定性扰乱因子进行检测;然后通过在稳定性检测器中共享全局误差生成器,可生成各个... 文章提出一种统一延时测试架构,通过重用在线延时故障检测设计资源实现离线延时检测;首先,提出了一种硬件开销较小的稳定性检测器,对每个关键组合输出的稳定性扰乱因子进行检测;然后通过在稳定性检测器中共享全局误差生成器,可生成各个稳定性检测器的全局误差信号,以表示是否存在延时故障;最后,在扫描链中集成了基于本地扫描的生成器,以支持基于扫描的离线延时检测;仿真实验结果表明,与以前技术相比,文章方法的硬件开销和设计复杂度更低。 展开更多
关键词 延时故障检测 稳定性检测器 在线检测 硬件开销
在线阅读 下载PDF
硬件感知的高效特征融合网络搜索 被引量:1
5
作者 郭家明 张蕊 +5 位作者 支天 何得园 黄迪 常明 张曦珊 郭崎 《计算机学报》 EI CAS CSCD 北大核心 2022年第11期2420-2432,共13页
特征融合网络通过融合多尺度特征来提高目标检测精度,是深度学习目标检测框架中的关键部分.已有的研究工作通过优化融合网络的拓扑结构来提高结果精度,忽略了所需的硬件资源开销以及特征选择和特征融合操作对结果的影响.本文提出了支持... 特征融合网络通过融合多尺度特征来提高目标检测精度,是深度学习目标检测框架中的关键部分.已有的研究工作通过优化融合网络的拓扑结构来提高结果精度,忽略了所需的硬件资源开销以及特征选择和特征融合操作对结果的影响.本文提出了支持多尺度特征融合的注意力感知融合网络(Attention-aware Fusion Network,AFN),通过软硬件协同可实现硬件开销(参数存储、计算时间等)敏感的神经网络自动搜索,从融合网络的特征、路径和操作三方面实现一体化的优化部署.实验结果表明,当主干网络为ResNet50时,在实现相似检测精度时,相比现有最先进的搜索网络NAS-FPN,本文方法的参数量和计算量分别减少29.6%和22.3%,相比现有人工设计网络FPN,本文方法的AP可以提高2.1%.当主干网络为VGG时,相比现有最先进的搜索网络Auto-FPN,本文方法的AP提高了1.7%. 展开更多
关键词 目标检测 神经结构搜索 硬件开销
在线阅读 下载PDF
基于TETRA语音编解码的DSP硬件平台设计
6
作者 胡亮 夏细苟 张健 《现代计算机》 2005年第9期101-104,共4页
在分析了经优化后的TETRA语音编解码原理算法的C代码后,根据其算法的复杂度及其所必须的硬件开销。选型TMS320C5402为主处理器,并根据该系统所需要的运算速度需求和独立自主模式确定了其他的芯片选型,给出了基于TETRA语音信号编解码处... 在分析了经优化后的TETRA语音编解码原理算法的C代码后,根据其算法的复杂度及其所必须的硬件开销。选型TMS320C5402为主处理器,并根据该系统所需要的运算速度需求和独立自主模式确定了其他的芯片选型,给出了基于TETRA语音信号编解码处理平台的详细系统设计过程、电路原理图及PCB版图,开发了相应的软件程序,包括系统初始化程序、Bootload程序和时序电路CPLD程序,还对硬件和软件调试过程中遇到的问题及解决方法进行了详细的讨论。运行和程序测试结果表明:该实验板工作稳定,性能良好,可应用于基于TETRA语音信号编解码处理算法的实现。 展开更多
关键词 数字信号处理 数字集群移动通信 TMS320VC5402 硬件设计 TETRA 语音编解码 硬件开销 平台设计 TMS320C5402 DSP
在线阅读 下载PDF
我国在深度储备池计算类脑硬件研究方面取得重要进展
7
《河南科技》 2022年第5期2-2,共1页
对时间复杂度信息的学习和处理是人脑的一大优势,而储备池计算是一种低训练代价、低硬件开销的循环神经网络,在时序信息处理方面具有广泛的应用。近日,北京大学科研团队在Advanced Materials杂志发表了题为Multilayer Reservoir Computi... 对时间复杂度信息的学习和处理是人脑的一大优势,而储备池计算是一种低训练代价、低硬件开销的循环神经网络,在时序信息处理方面具有广泛的应用。近日,北京大学科研团队在Advanced Materials杂志发表了题为Multilayer Reservoir Computing Based on Ferroelectric α-In_(2)Se_(3) for Hierarchical Information Processing的论文,该团队首次采用忆阻器单元构建了深度储备池计算硬件,通过储备池层数的增加实现了时序信息处理性能的显著提升。 展开更多
关键词 循环神经网络 储备池计算 时序信息 忆阻器 硬件开销 单元构建 处理性能
在线阅读 下载PDF
我国科学家在深度储备池计算类脑硬件研究方面取得重要进展
8
《石河子科技》 2022年第2期64-64,共1页
对时间复杂度信息的学习和处理是人脑的一大优势,而储备池计算是一种低训练代价、低硬件开销的循环神经网络,在时序信息处理方面具有广泛的应用。近日,北京大学科研团队在《Advanced Materials》杂志发表了题为“Multilayer Reservoir C... 对时间复杂度信息的学习和处理是人脑的一大优势,而储备池计算是一种低训练代价、低硬件开销的循环神经网络,在时序信息处理方面具有广泛的应用。近日,北京大学科研团队在《Advanced Materials》杂志发表了题为“Multilayer Reservoir Computing Based on Ferro⁃electricα-In2Se3 for Hierarchical Information Processing”的论文,该团队首次采用忆阻器单元构建了深度储备池计算硬件。 展开更多
关键词 循环神经网络 储备池计算 忆阻器 时间复杂度 硬件开销 时序信息 单元构建
在线阅读 下载PDF
基于IEC 61850的数字化电能表用快速准同步谐波测量算法 被引量:10
9
作者 肖勇 罗睿希 +3 位作者 赵伟 江波 黄松岭 张翔 《电网技术》 EI CSCD 北大核心 2018年第2期621-627,共7页
按IEC 61850-9-2 LE要求,数字化测量装置主要采用80′fr的固定采样率,在非同步采样下进行谐波分析,容易引起频谱泄漏。准同步算法具有较高的准确度,但计算复杂,硬件开销较大,不适合数字化电能表进行在线谐波分析和电能计量。该文针对数... 按IEC 61850-9-2 LE要求,数字化测量装置主要采用80′fr的固定采样率,在非同步采样下进行谐波分析,容易引起频谱泄漏。准同步算法具有较高的准确度,但计算复杂,硬件开销较大,不适合数字化电能表进行在线谐波分析和电能计量。该文针对数字化测量装置的特点,提出一种高效准同步谐波算法,具体采用等效加权窗函数与组合数快速傅里叶(fast Fourier transform,FFT)算法相结合的方式,使理论计算量减少了90%以上。通过仿真和试验,与Triangular窗插值离散傅里叶(Discrete Fourier transform,DFT)算法、Hanning窗插值DFT算法、Nuttall4(III)窗插值DFT算法进行比较,证明了该文提出的算法准确度更高,且硬件开销具有明显优势。 展开更多
关键词 谐波测量 非同步采样 加权窗函数 组合数FFT 硬件开销
在线阅读 下载PDF
基于芯核分层布图的3D芯片扫描链优化设计 被引量:1
10
作者 王伟 朱侠 +3 位作者 方芳 秦振陆 郭二辉 任福继 《电子测量与仪器学报》 CSCD 北大核心 2016年第10期1482-1489,共8页
随着3D堆叠技术的不断发展,芯片测试已成为一大研究热点。为了减少三维堆叠集成电路(three dimensional stacked integrated circuits,3D-SICs)绑定前和绑定中的总测试时间,提出了基于芯核分层布图的改进模拟退火算法和扫描链分配算法,... 随着3D堆叠技术的不断发展,芯片测试已成为一大研究热点。为了减少三维堆叠集成电路(three dimensional stacked integrated circuits,3D-SICs)绑定前和绑定中的总测试时间,提出了基于芯核分层布图的改进模拟退火算法和扫描链分配算法,通过将芯核均匀地分配到各层上实现对各层电路中芯核合理化地布图,再利用"绑定中测试"复用"绑定前测试"扫描链的方式,协同优化绑定前和绑定中的总测试时间和硬件开销。在ITC’02基准电路上的实验结果表明,本文方法在TSV数量的约束下,测试时间和硬件开销分别最高降低了27.26%和89.70%,且各层芯核布图更加均匀。 展开更多
关键词 芯核分层布图 绑定前测试 绑定中测试 协同优化 扫描链均衡 硬件开销
在线阅读 下载PDF
基于偏折路由的双环片上网络 被引量:1
11
作者 齐星云 戴艺 +2 位作者 赖明澈 常俊胜 董德尊 《计算机工程与科学》 CSCD 北大核心 2021年第3期381-388,共8页
为了降低中等规模的片上网络设计复杂度,提高网络效率,提出了一种基于偏折路由的双环片上网络结构,研究了其冲突解决机制,给出了一种简单高效的路由算法,并采用硬件描述语言实现了该网络结构,构建了周期精确的网络性能模拟环境。仿真和... 为了降低中等规模的片上网络设计复杂度,提高网络效率,提出了一种基于偏折路由的双环片上网络结构,研究了其冲突解决机制,给出了一种简单高效的路由算法,并采用硬件描述语言实现了该网络结构,构建了周期精确的网络性能模拟环境。仿真和实验结果表明,在中小规模网络环境以及网络负载不高(<40%)的情况下,这种双环网络结构在延时和吞吐率等性能指标上,与具备100%吞吐率的YARC结构的片上网络相当,但其硬件开销远远小于YARC的。 展开更多
关键词 片上网络 偏折路由 环形网络 网络性能 硬件开销
在线阅读 下载PDF
基于排序网络的奇数大数逻辑门电路设计
12
作者 王艳 张楠 郭靖 《电测与仪表》 北大核心 2022年第11期189-193,共5页
针对SRAM存储器存在的软错误(Soft error),文章提出了一种可应用于差集码(Difference Set Code,DS)的奇数大数逻辑门(Majority Logic Gate,MLG)电路。论文构造的θ(θ为奇数)输入的MLG电路需要1个2^(-1)(θ+1)输入的排序网络、1个2^(-1)... 针对SRAM存储器存在的软错误(Soft error),文章提出了一种可应用于差集码(Difference Set Code,DS)的奇数大数逻辑门(Majority Logic Gate,MLG)电路。论文构造的θ(θ为奇数)输入的MLG电路需要1个2^(-1)(θ+1)输入的排序网络、1个2^(-1)(θ-1)输入的排序网络、2^(-1)(θ-1)个2输入与门、1个2^(-1)(θ+1)输入或门。在FPGA上对比使用传统MLG电路和文中构造的MLG电路实现DS码译码器的硬件开销。结果表明,相比于使用传统MLG电路,DS码译码器在使用文中构造的MLG电路时,有效降低了Slices、逻辑延时、6-LUT、Flip-Flops。 展开更多
关键词 SRAM存储器 大数逻辑门 排序网络 FPGA 硬件开销
在线阅读 下载PDF
低成本BIST映射电路的设计与优化
13
作者 张玲 王伟征 《微电子学》 CAS CSCD 北大核心 2016年第3期324-327,共4页
低成本BIST利用映射电路对自测试线形反馈移位寄存器进行优化,将对故障覆盖率无贡献的测试向量屏蔽掉,有效提高了故障覆盖率,降低了测试功耗。映射电路的设计是低成本BIST设计的关键,为了降低其硬件开销和功耗、提高参数性能,该映射逻... 低成本BIST利用映射电路对自测试线形反馈移位寄存器进行优化,将对故障覆盖率无贡献的测试向量屏蔽掉,有效提高了故障覆盖率,降低了测试功耗。映射电路的设计是低成本BIST设计的关键,为了降低其硬件开销和功耗、提高参数性能,该映射逻辑电路对测试向量的种子进行映射,并通过相容逻辑变量合并、布尔代数化简等方法对映射电路进行优化,有效地降低了测试应用时间、测试功耗和硬件开销。 展开更多
关键词 内建自测试 映射电路 硬件开销
在线阅读 下载PDF
重新播种的测试方法研究 被引量:1
14
作者 陈萍 潘中良 陈浩 《光电子技术与信息》 CAS 2005年第6期1-5,共5页
重新播种的测试方法是一种内建自测试方法,它可以用来提高伪随机测试矢量的故障覆盖率。介绍了 三种重新播种的测试方法,它们分别是使用很少种子的内建自测试重新播种方法、多重多项式线性反馈移位寄存器 的重新播种方法和使用部分线性... 重新播种的测试方法是一种内建自测试方法,它可以用来提高伪随机测试矢量的故障覆盖率。介绍了 三种重新播种的测试方法,它们分别是使用很少种子的内建自测试重新播种方法、多重多项式线性反馈移位寄存器 的重新播种方法和使用部分线性反馈移位寄存器的重新播种方法。这三种方法在测试的硬件开销方面或在编码效率 等方面有所改进。 展开更多
关键词 重新播种 内建自测试 编码效率 硬件开销
在线阅读 下载PDF
同时多线程处理器上的动态分支预测器设计方案研究
15
作者 任建 安虹 +1 位作者 路放 梁博 《计算机科学》 CSCD 北大核心 2006年第3期239-243,274,共6页
同时多线程处理器(SMT)每个周期能够从多个线程中发射指令执行,从而大大地提高了超标量微处理器的指令吞吐量,但多个线程的同时执行也带来了许多硬件资源的共享冲突问题。其中,多个线程共享分支预测硬件的方案会对分支预测精度产生较大... 同时多线程处理器(SMT)每个周期能够从多个线程中发射指令执行,从而大大地提高了超标量微处理器的指令吞吐量,但多个线程的同时执行也带来了许多硬件资源的共享冲突问题。其中,多个线程共享分支预测硬件的方案会对分支预测精度产生较大的影响。研究 SMT 处理器中分支处理方案对于处理器整体性能的影响,对于指导SMT 处理器的设计是十分重要的。本文利用 SMT 处理器模拟器,针对各线程运行独立应用的 SMT 结构实验评估了几种著名的分支预测方案;给出了在单线程和多线程情况下,分支预测方案对分支预测精度和处理器整体性能的影响的分析;总结出在这样的 SMT 结构中,各线程拥有独立的预测器是一种较好的选择,并且由于各独立预测器可以采用小而简单的结构,所以不会带来太多的硬件开销。 展开更多
关键词 同时多线程处理器 分支预测 硬件资源共享 硬件开销
在线阅读 下载PDF
可重构阵列中容错结构的设计与仿真
16
作者 徐卫芳 邓军勇 +2 位作者 蒋林 谢晓燕 冼子雨 《微电子学与计算机》 CSCD 北大核心 2015年第10期72-76,共5页
针对可重构阵列中处理单元PE(processing elements)的可能故障,提出了一种实用的容错方案.通过分析推导PE阵列的故障概率和硬件开销,得出对于4×4的PE阵列,每行只需设计一个备用PE即可满足容错要求的结论,并提出了一种有效的容错方... 针对可重构阵列中处理单元PE(processing elements)的可能故障,提出了一种实用的容错方案.通过分析推导PE阵列的故障概率和硬件开销,得出对于4×4的PE阵列,每行只需设计一个备用PE即可满足容错要求的结论,并提出了一种有效的容错方案,完成了功能仿真与FPGA验证,结果表明该方案可以充分利用备用PE达到容错效果.可重构阵列在SMIC 0.13μmCMOS工艺下工作频率可达203 MHz. 展开更多
关键词 可重构阵列 处理单元 故障 硬件开销
在线阅读 下载PDF
基于路径敏化的多熵源软PUF
17
作者 汪鹏君 陈佳 +3 位作者 张跃军 庄友谊 李乐薇 倪力 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2022年第6期58-66,共9页
物理不可克隆函数作为一种芯片指纹,已经在信息安全领域获得了广泛应用。但是,目前主流物理不可克隆函数需要设计独特的硬件结构以获取特征信息,在极端开销受限系统方面的应用面临着巨大的挑战。故以路径敏化为研究对象,结合器件延迟偏... 物理不可克隆函数作为一种芯片指纹,已经在信息安全领域获得了广泛应用。但是,目前主流物理不可克隆函数需要设计独特的硬件结构以获取特征信息,在极端开销受限系统方面的应用面临着巨大的挑战。故以路径敏化为研究对象,结合器件延迟偏差特性与寄存器采样不确定性,提出一种从已有硬件结构中提取偏差数据的多熵源软物理不可克隆函数设计方案。该方案首先选择若干组测试激励敏化目标路径,建立物理不可克隆函数响应与芯片特征的映射关系;然后分别在电路网表中插入扫描链结构,在触发器采样阶段施加不同超频时钟信号,提取芯片的异常数据;最后将其与标准输出进行对比,统计不同时钟频率下的错误路径条数,并进行随机组合获取物理不可克隆函数响应。实验结果表明,所提物理不可克隆函数惟一性为47.58%,随机性为49.7%,且具有抗机器学习攻击的能力。 展开更多
关键词 软物理不可克隆函数 路径敏化 多熵源 硬件开销 扫描链
在线阅读 下载PDF
轻松学会语音合成 被引量:2
18
作者 杨风健 《电子制作》 2011年第8期65-67,共3页
语音电路在电子钟报时、计算器报数、公交语音报站等方面有很广泛的应用,有的芯片是录播的,硬件开销较大,有的语音合成芯片只能播报固定的几个数字或文字,本文介绍一种操作简单,功能强大的语音模块——SYN6288中文语音合成芯片,... 语音电路在电子钟报时、计算器报数、公交语音报站等方面有很广泛的应用,有的芯片是录播的,硬件开销较大,有的语音合成芯片只能播报固定的几个数字或文字,本文介绍一种操作简单,功能强大的语音模块——SYN6288中文语音合成芯片,可以随心所欲地播报汉语数字和英文字母。 展开更多
关键词 语音合成芯片 学会 英文字母 语音电路 硬件开销 语音模块 电子钟
在线阅读 下载PDF
两款PCI Express Gen2交换解决方案
19
《今日电子》 2009年第2期107-107,共1页
新的解决方案为32通道、8端口和48通道、12端口器件,可支持PCIe多播功能,有助于任何交换端口同时将相同的数据发送给两个或两个以上交换器端口,通过降低之前要求的、以循环方式发送数据的软硬件开销来提高系统资源利用率。
关键词 EXPRESS PCI 数据发送 资源利用率 8端口 硬件开销 循环方式 交换器
在线阅读 下载PDF
云游戏:从概念到落地,游戏开发商确定受益
20
作者 《股市动态分析》 2019年第45期44-44,共1页
投资要点1、云端计算引领行业革命,巨头抢滩布局。2、游戏开发商确定受益,网吧场景提供平台突围可能。游戏是以云计算为基础的游戏形式,本质上为交互性在线视频流。1)对用户而言,云游戏可以在大幅降低硬件开销的同时体验到高品质游戏,... 投资要点1、云端计算引领行业革命,巨头抢滩布局。2、游戏开发商确定受益,网吧场景提供平台突围可能。游戏是以云计算为基础的游戏形式,本质上为交互性在线视频流。1)对用户而言,云游戏可以在大幅降低硬件开销的同时体验到高品质游戏,也可以实现游戏在多终端的融合统一;2)游戏开发者可以降低硬件束缚、提升游戏品质、丰富游戏品类、提升行业成长空间。 展开更多
关键词 在线视频 云计算 云端计算 硬件开销 游戏开发商 融合统一 网吧 游戏开发者
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部