研究了P型MOSFET的NBTI效应退化机理,以及栅氧化层电场和沟道载流子浓度对NBTI效应的影响.首先,通过电荷泵实验对NBTI应力带来的p M OSFET的界面损伤进行了测试,并利用TCAD仿真软件对测试结果进行分析,结果表明该器件的NBTI退化主要由...研究了P型MOSFET的NBTI效应退化机理,以及栅氧化层电场和沟道载流子浓度对NBTI效应的影响.首先,通过电荷泵实验对NBTI应力带来的p M OSFET的界面损伤进行了测试,并利用TCAD仿真软件对测试结果进行分析,结果表明该器件的NBTI退化主要由其沟道区的界面态产生引起,而电荷注入的影响相对可以忽略.然后,通过施加衬底偏置电压的方法实现了增加器件栅氧化层电场但保持沟道载流子浓度不变的效果,进而研究了栅氧化层电场和沟道载流子浓度2个内在因素分别对NBTI退化的影响.最后,通过对比不同栅极电压和不同衬底偏置电压条件下器件的2个内在影响因素变化与NBTI退化的关系,证明了p MOSFET的NBTI效应主要由器件的栅氧化层电场决定,沟道载流子浓度对器件NBTI效应的影响可以忽略.展开更多
为了补偿温度变化对滤波器频率响应造成的漂移,提出了一种全差分运算放大器,该运算放大器采用电压负反馈方式稳定输出共模电平,调节输入对差分管衬底偏置来改变阈值电压差,从而调节放大器的跨导来调整滤波器的截止频率,实现了基于Gm-C...为了补偿温度变化对滤波器频率响应造成的漂移,提出了一种全差分运算放大器,该运算放大器采用电压负反馈方式稳定输出共模电平,调节输入对差分管衬底偏置来改变阈值电压差,从而调节放大器的跨导来调整滤波器的截止频率,实现了基于Gm-C结构的三阶Chebyshev低通滤波器,滤波器采用GSMC的0.13μm SOI工艺,电源电压1.2 V,6层金属设计,仿真结果表明,该滤波器通带增益0 d B,-1 d B截止频率8 MHz,38 MHz处增益衰减达到-35 d B,带内波动0.5 d B,输入为1 MHz,400 m V Vpp时,THD为-57 d B,功耗7 m W.在特殊环境具有明显的优势。展开更多
提出一种基于TSMC40LP工艺的输入信号缓冲器,用于12 bit 4 GSPS ADC的缓冲器设计。本缓冲器采用开环源随器结构,由于工艺角和温度变化,开环结构的缓冲器的输出共模将会漂移,导致比较器的输入共模发生漂移,使得比较器的比较结果发生错误...提出一种基于TSMC40LP工艺的输入信号缓冲器,用于12 bit 4 GSPS ADC的缓冲器设计。本缓冲器采用开环源随器结构,由于工艺角和温度变化,开环结构的缓冲器的输出共模将会漂移,导致比较器的输入共模发生漂移,使得比较器的比较结果发生错误。采用Replica共模反馈的方式为主缓冲器提供共模,实现缓冲器的输出共模的稳定,避免比较器因为共模变化而工作不正常。为了达到线性度的要求,通过叠层源随器和电容,将输入信号耦合到源随器的漏端,避免了短沟道器件的沟调效应。源随器采用深N阱器件,消除了衬底偏置效应。本源随器提供强大的输入信号驱动,避免多通道ADC交织时,相互之间的影响。同时驱动大的电容负载,并提供高质量的输入信号。后仿真得到源随器的最小带宽为9.7 GHz,在1 pF负载,500 MHz,800 mVpp输入信号时,SFDR为79.86 d B,满足12 bit 4 GSPS ADC的要求。展开更多
文摘研究了P型MOSFET的NBTI效应退化机理,以及栅氧化层电场和沟道载流子浓度对NBTI效应的影响.首先,通过电荷泵实验对NBTI应力带来的p M OSFET的界面损伤进行了测试,并利用TCAD仿真软件对测试结果进行分析,结果表明该器件的NBTI退化主要由其沟道区的界面态产生引起,而电荷注入的影响相对可以忽略.然后,通过施加衬底偏置电压的方法实现了增加器件栅氧化层电场但保持沟道载流子浓度不变的效果,进而研究了栅氧化层电场和沟道载流子浓度2个内在因素分别对NBTI退化的影响.最后,通过对比不同栅极电压和不同衬底偏置电压条件下器件的2个内在影响因素变化与NBTI退化的关系,证明了p MOSFET的NBTI效应主要由器件的栅氧化层电场决定,沟道载流子浓度对器件NBTI效应的影响可以忽略.
文摘为了补偿温度变化对滤波器频率响应造成的漂移,提出了一种全差分运算放大器,该运算放大器采用电压负反馈方式稳定输出共模电平,调节输入对差分管衬底偏置来改变阈值电压差,从而调节放大器的跨导来调整滤波器的截止频率,实现了基于Gm-C结构的三阶Chebyshev低通滤波器,滤波器采用GSMC的0.13μm SOI工艺,电源电压1.2 V,6层金属设计,仿真结果表明,该滤波器通带增益0 d B,-1 d B截止频率8 MHz,38 MHz处增益衰减达到-35 d B,带内波动0.5 d B,输入为1 MHz,400 m V Vpp时,THD为-57 d B,功耗7 m W.在特殊环境具有明显的优势。
文摘提出一种基于TSMC40LP工艺的输入信号缓冲器,用于12 bit 4 GSPS ADC的缓冲器设计。本缓冲器采用开环源随器结构,由于工艺角和温度变化,开环结构的缓冲器的输出共模将会漂移,导致比较器的输入共模发生漂移,使得比较器的比较结果发生错误。采用Replica共模反馈的方式为主缓冲器提供共模,实现缓冲器的输出共模的稳定,避免比较器因为共模变化而工作不正常。为了达到线性度的要求,通过叠层源随器和电容,将输入信号耦合到源随器的漏端,避免了短沟道器件的沟调效应。源随器采用深N阱器件,消除了衬底偏置效应。本源随器提供强大的输入信号驱动,避免多通道ADC交织时,相互之间的影响。同时驱动大的电容负载,并提供高质量的输入信号。后仿真得到源随器的最小带宽为9.7 GHz,在1 pF负载,500 MHz,800 mVpp输入信号时,SFDR为79.86 d B,满足12 bit 4 GSPS ADC的要求。
