期刊文献+
共找到113篇文章
< 1 2 6 >
每页显示 20 50 100
逐次逼近型(SAR)模数转换器在马达控制中的应用
1
作者 程跃武 Miroslav Oljaca Justin McEldowney 《电子产品世界》 2004年第02A期58-61,共4页
关键词 逐次逼近 sar 模数转换器 马达控制 电流传感器 工作原理
在线阅读 下载PDF
Maxim推出业内尺寸最小的18位逐次逼近型(SAR)ADC
2
《中国集成电路》 2013年第6期8-8,共1页
Maxim推出业内尺寸最小的12引脚、18位逐次逼近型(SAR)模,数转换器(ADC)MAXlll56。MAXll156在微型3mmX3mmTDFN封装中集成了内部基准和基准缓冲器,与竞争方案相比大幅降低成本并节省至少70%的电路板空间。该款高性能ADC可提供18... Maxim推出业内尺寸最小的12引脚、18位逐次逼近型(SAR)模,数转换器(ADC)MAXlll56。MAXll156在微型3mmX3mmTDFN封装中集成了内部基准和基准缓冲器,与竞争方案相比大幅降低成本并节省至少70%的电路板空间。该款高性能ADC可提供18位分辨率,超摆幅(Beyond—the—RailsTM)技术能够在+5V单电源供电条件下支持±5V的输入信号范围。该技术无需使用负电源,大大简化设计。 展开更多
关键词 逐次逼近 MAXIM 内尺寸 内部基准 DFN封装 数转换器 位分辨率 输入信号
在线阅读 下载PDF
一种逐次逼近寄存器型模数转换器 被引量:4
3
作者 石蓝 居水荣 +1 位作者 丁瑞雪 朱樟明 《半导体技术》 CAS 北大核心 2020年第12期916-923,共8页
设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保... 设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保采样保持电路性能的同时提高了其可靠性;提出了一种新颖的正反馈结构的动态逻辑单元,并应用在逐次逼近逻辑电路中,在降低功耗的同时消除了误码问题;改进了共模电平产生电路结构,提高了共模电平的产生速度和稳定性。电路采用0.18μm DB S-BCD工艺设计实现,芯片面积约为360μm×560μm,10 bit分辨率模式下的功耗和信噪失真比(SNRD)分别为21.1μW和58.64 dB。 展开更多
关键词 模数转换器(ADC) 逐次逼近寄存器(sar) 比较器 自举开关 动态逻辑单元 共模电平
在线阅读 下载PDF
一款10位逐次逼近型模数转换器设计 被引量:4
4
作者 车来晟 唐鹤 +1 位作者 高昂 牛胜普 《电子与封装》 2019年第7期16-19,23,共5页
基于0.18μm CMOS工艺设计一款10位逐次逼近型模数转换器(SARADC),采用了阻容混合型的数模转换器(DAC)以实现面积与性能上的折衷,高位采用温度码设计以提高DAC的线性度。采用了失调电压较小的静态比较器结构,通过在DAC和比较器之间加入... 基于0.18μm CMOS工艺设计一款10位逐次逼近型模数转换器(SARADC),采用了阻容混合型的数模转换器(DAC)以实现面积与性能上的折衷,高位采用温度码设计以提高DAC的线性度。采用了失调电压较小的静态比较器结构,通过在DAC和比较器之间加入了高增益的前置放大器来消除比较器失调电压对ADC性能所带来的影响。仿真结果表明:在电源电压为2.8V、采样速率为116kS/s、输入信号频率约为57kHz、满摆幅为0.8V的情况下,ADC有效位数(ENOB)达9.99位,信噪失真比(SNDR)为61.9dB,无杂散动态范围(SFDR)为75.57dB,总功耗约为1mW,面积为0.069mm^2。 展开更多
关键词 A/D转换器 逐次逼近ADC 阻容混合DAC 温度码
在线阅读 下载PDF
一种带片上校准的16 bit两级逐次逼近型ADC 被引量:1
5
作者 冯景彬 胡伟波 +4 位作者 国千崧 秦克凡 胡毅 李振国 侯佳力 《半导体技术》 CAS 北大核心 2022年第5期403-409,共7页
为实现16 bit的同步模数转换器(ADC),提出了一种基于电阻比例增益的级间残差放大器(RA)的两级逐次逼近型(SAR)ADC。第一级ADC(STGADC1)的剩余电压由RA放大,再由第二级ADC(STGADC2)采样和量化。采用片上一次性校准用于处理电容式数模转换... 为实现16 bit的同步模数转换器(ADC),提出了一种基于电阻比例增益的级间残差放大器(RA)的两级逐次逼近型(SAR)ADC。第一级ADC(STGADC1)的剩余电压由RA放大,再由第二级ADC(STGADC2)采样和量化。采用片上一次性校准用于处理电容式数模转换器(CDAC)和RA中的非理想特性。STGADC1、STGADC2内部和两级之间均采用冗余。校准后,该ADC在测量中实现了88 dB的信噪比(SNR)、87.5 dB的信噪失真比(SNDR)和-96 dB的总谐波失真(THD)。测量的微分非线性(DNL)和积分非线性(INL)分别为-0.66/+0.82 LSB和-1.98/+1.84 LSB。电路采用180 nm CMOS工艺流片,芯片面积0.69 mm^(2),供电电压为5 V/1.8 V,功耗为3 mW。 展开更多
关键词 模数转换器(ADC) 残差放大器(RA) 逐次逼近(sar) 冗余 一次性校准
在线阅读 下载PDF
一种基于蓝牙射频电路可测性设计的8位逐次逼近型ADC
6
作者 陈坚 洪志良 《应用科学学报》 CAS CSCD 2004年第4期475-478,共4页
介绍一种基于蓝牙射频电路可测性设计的8位逐次逼近型ADC.该电路的核心由采用rail-to-rail输入的比较器和R-2R网络结构的DAC组成.针对可测性设计的要求,电路结构简单紧凑,功耗低,芯片面积小.同时也提出,基于该ADC的一种适合于蓝牙射频... 介绍一种基于蓝牙射频电路可测性设计的8位逐次逼近型ADC.该电路的核心由采用rail-to-rail输入的比较器和R-2R网络结构的DAC组成.针对可测性设计的要求,电路结构简单紧凑,功耗低,芯片面积小.同时也提出,基于该ADC的一种适合于蓝牙射频电路的测试方法,通过该方法可以较好地对蓝牙射频电路的功能和性能进行监控和测试.芯片采用TSMC的0.35μm标准CMOS工艺制造,面积仅为0.15mm2.测试结果显示,在3.3V工作电压下,分辨率可达7位,且在高频工作环境下表现出很好的抗干扰特性. 展开更多
关键词 射频电路 蓝牙 逐次逼近 ADC 可测性设计 RAIL-TO-RAIL 芯片 抗干扰特性 显示 紧凑
在线阅读 下载PDF
一款14位流水线-逐次逼近型模数转换器设计 被引量:3
7
作者 张浩松 唐鹤 《电子与封装》 2020年第7期16-21,共6页
基于22 nm FDSOI的CMOS工艺设计了一款14位流水线-逐次逼近型模数转换器(Pipeline-SAR ADC),每级流水线中采用了多比较器结构和电容分裂型的数模转换器(CDAC)以实现速度与性能上的折衷,相邻两级之间采用了噪声较小的动态放大器结构,同... 基于22 nm FDSOI的CMOS工艺设计了一款14位流水线-逐次逼近型模数转换器(Pipeline-SAR ADC),每级流水线中采用了多比较器结构和电容分裂型的数模转换器(CDAC)以实现速度与性能上的折衷,相邻两级之间采用了噪声较小的动态放大器结构,同时通过在后三级流水线各增加一位冗余位来消除比较器失调电压对ADC性能所带来的影响。前仿真结果表明:在电源电压为0.8 V、采样速率为1 GSample/s、输入信号频率约为103.52 MHz、满摆幅为1.6 V的情况下,ADC的有效位数(ENOB)为12.16位,信噪失真比(SNDR)为74.98 dB,无杂散动态范围(SFDR)为86.58 dB,总功耗约为75 mW,面积为0.1849 mm^2。 展开更多
关键词 流水线-逐次逼近模数转换器 多比较器结构 电容数模转换器
在线阅读 下载PDF
18位逐次逼近型A/D变换器AD7641 被引量:2
8
作者 戴维德 《电子世界》 2005年第3期44-46,共3页
关键词 逐次逼近 ADC A/D变换器 ADI公司 单电源 时钟 基准电压 并行 串行接口 高速
在线阅读 下载PDF
基于分段电容阵列的改进型逐次逼近型ADC
9
作者 胡毅 李振国 +3 位作者 侯佳力 国千崧 邓新伟 胡伟波 《半导体技术》 CAS 北大核心 2022年第2期126-133,共8页
为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构... 为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构。该结构一方面可以缩短产生高位数码字过程中的转换时间,提高量化速度;另一方面其可以延长大电容的稳定时间,减小参考电压的负载。通过缩小比较器输入对管的面积以减小寄生电容带来的误差,提升高位数字码的准确度。同时,利用一次性校准技术减小比较器的失配电压。最终,采用180 nm CMOS工艺实现该10 bit SAR ADC,以验证该改进型结构。结果表明,在1.8 V电源电压、780μW功耗、有电路噪声和电容失配情况下,该改进型SAR ADC得到了58.0 dB的信噪失真比(SNDR)。 展开更多
关键词 分段电容阵列 失配电压 锁存式比较器 一次性校准 逐次逼近(sar)模数转换器(ADC)
在线阅读 下载PDF
高速16位逐次逼近型数据转换器
10
《电子元器件应用》 2003年第3期72-72,共1页
关键词 16位逐次逼近 数据转换器 德州仪器公司 ADS8401 ADS8402
在线阅读 下载PDF
德州仪器推出业界速度最快的16位逐次逼近型数据转换器
11
《电子工程师》 2003年第2期64-64,共1页
关键词 德州仪器公司 数据转换器 逐次逼近 ADS8401 ADS8402
在线阅读 下载PDF
逐次逼近型ADC的数字接口设计
12
作者 Steven XIE 《集成电路应用》 2018年第1期38-41,共4页
逐次逼近型模数转换器,因其逐次逼近型寄存器而称为SARADC,广泛运用于要求最高18位分辨率和最高5 MSPS速率的应用中。其优势包括尺寸小、功耗低、无流水线延迟和易用。主机处理器可以通过多种串行和并行接口(如SPI、I^2C和LVDS)访问或控... 逐次逼近型模数转换器,因其逐次逼近型寄存器而称为SARADC,广泛运用于要求最高18位分辨率和最高5 MSPS速率的应用中。其优势包括尺寸小、功耗低、无流水线延迟和易用。主机处理器可以通过多种串行和并行接口(如SPI、I^2C和LVDS)访问或控制ADC。讨论了一种可靠、完整数字接口的设计技术,包括数字电源电平和序列、启动期间的I/O状态、接口时序、信号质量以及数字活动导致的误差。 展开更多
关键词 集成电路设计 模数转换器 逐次逼近 接口
在线阅读 下载PDF
用于植入式医疗装置的逐次逼近式模数转换器 被引量:9
13
作者 张鸿 张牡丹 +2 位作者 张杰 赵阳 张瑞智 《西安交通大学学报》 EI CAS CSCD 北大核心 2015年第2期43-48,129,共7页
针对植入式医疗装置对模数转换器(ADC)的超低功耗和高精度要求,提出了一种共模恒定型分段混合编码结构的逐次逼近式模数转换器(SAR-ADC)。该SAR-ADC的电容数模转换器DAC中采用分段混合编码结构,兼具了分段二进制编码的低功耗优势和... 针对植入式医疗装置对模数转换器(ADC)的超低功耗和高精度要求,提出了一种共模恒定型分段混合编码结构的逐次逼近式模数转换器(SAR-ADC)。该SAR-ADC的电容数模转换器DAC中采用分段混合编码结构,兼具了分段二进制编码的低功耗优势和分段温度计编码的高线性度优势。共模恒定型控制方式具有极低的动态功耗。采用HHNEC 0.35μm CMOS工艺完成了10位共模恒定型分段混合编码SAR-ADC的电路和版图设计。后仿真结果表明:所设计的SARADC的电源电压范围为1.8~3V;在采样率为103 s-1的条件下,其有效位数为9.4位;整个SARADC所消耗的电流仅为60nA,在同等工艺条件下具有更低的功耗;所设计的转换器能够满足心脏起搏器等植入式医疗装置的需求。 展开更多
关键词 医疗装置 植入式 超低功耗 逐次逼近 模数转换器
在线阅读 下载PDF
一种应用于12 bit SAR ADC C-R混和式DAC 被引量:1
14
作者 谢海情 陈振华 +1 位作者 谷洪波 曹武 《电子设计工程》 2024年第12期113-117,共5页
针对ADC中功耗、精度与成本之间相互制约的问题,提出一种应用于12 bitSARADC的混合电容电阻型(C-R)DAC结构。高6位采用温度计编码的电容阵列结构;低6位选择电阻阵列结构。对电路进行非线性分析选取合理的元件尺寸。另外,采用非交叠时钟... 针对ADC中功耗、精度与成本之间相互制约的问题,提出一种应用于12 bitSARADC的混合电容电阻型(C-R)DAC结构。高6位采用温度计编码的电容阵列结构;低6位选择电阻阵列结构。对电路进行非线性分析选取合理的元件尺寸。另外,采用非交叠时钟电路作为开关控制时序,避免开关切换时引起瞬态毛刺导致电容电荷泄露。基于GSMC 95 nm工艺,完成电路、版图设计与仿真,并完成流片测试,DAC版图总面积为317.2μm×262.5μm,流片测试结果表明,DNL的范围为-0.38~+0.44 LSB,INL的范围为-0.73~+0.4 LSB,满足12位ADC的设计要求。 展开更多
关键词 数模转换器 逐次逼近 电容电阻结构 温度计编码
在线阅读 下载PDF
面向WSN结点SoC的逐次逼近模数转换器 被引量:1
15
作者 刘珂 杜占坤 +3 位作者 马骁 邵莉 毕见鹏 傅健 《半导体技术》 CAS CSCD 北大核心 2013年第1期1-5,15,共6页
设计了一种适合于无线传感网(WSN)结点SoC芯片传感器接口电路应用的12 bit精度逐次逼近型(SAR)模数转换器(ADC)。为了实现高精度、低成本,并兼容射频CMOS工艺的要求,利用全差分结构和带有Auto-zero失调消除功能的比较器提高转换精度。... 设计了一种适合于无线传感网(WSN)结点SoC芯片传感器接口电路应用的12 bit精度逐次逼近型(SAR)模数转换器(ADC)。为了实现高精度、低成本,并兼容射频CMOS工艺的要求,利用全差分结构和带有Auto-zero失调消除功能的比较器提高转换精度。采用分段式电容阵列DAC减小芯片占用面积,通过构造符合精度要求的MOM电容单元,使电容阵列符合射频CMOS的工艺特点,利于嵌入式应用。同时,采取增加辅助电容的办法扩大输入信号范围。该ADC在0.18μm 1P6M标准CMOS工艺下实现,版图面积为0.9 mm2,最高采样速率为1 MS/s,在1.8 V电源电压下,整体功耗仅为2 mW。 展开更多
关键词 逐次逼近 模数转换器 无线传感网 片上系统 低功耗
在线阅读 下载PDF
SAR型模数转换器前端信号调理电路设计 被引量:2
16
作者 范明明 杨录 任超瑛 《中国测试》 CAS 北大核心 2014年第6期79-83,共5页
为设计出与逐次逼近型(SAR)ADC输入适配且性能优良的信号调理电路,综合考虑分析模拟输入信号、SAR型ADC接口的前端、基准电压源和数字接口,根据噪声分析理论给出前端RC滤波器的详细设计公式和设计过程,并根据滤波器的带宽和系统噪声容... 为设计出与逐次逼近型(SAR)ADC输入适配且性能优良的信号调理电路,综合考虑分析模拟输入信号、SAR型ADC接口的前端、基准电压源和数字接口,根据噪声分析理论给出前端RC滤波器的详细设计公式和设计过程,并根据滤波器的带宽和系统噪声容限选择前端驱动放大器。通过对比芯片官方参考电路和实际测试效果表明:计算公式有效可行,放大器的分析选择科学合理,为SAR型ADC前端信号调理电路的设计提供可靠依据。 展开更多
关键词 逐次逼近ADC 模拟输入前端 信号调理电路 滤波器设计 放大器选择
在线阅读 下载PDF
一种11位过采样跟踪型SAR A/D转换器 被引量:1
17
作者 汪荔 贺林 《微电子学》 CAS CSCD 北大核心 2016年第1期5-8,共4页
基于过采样和Δ调制的原理,设计并且实现了一种高精度、低功耗的11位采样跟踪型SAR A/D转换器。采用过采样并对传统的SAR ADC在量化方式上进行了改进,降低了ADC的量化噪声和微分非线性(DNL),提高了分辨率。芯片采用TSMC 0.13μm CMOS工... 基于过采样和Δ调制的原理,设计并且实现了一种高精度、低功耗的11位采样跟踪型SAR A/D转换器。采用过采样并对传统的SAR ADC在量化方式上进行了改进,降低了ADC的量化噪声和微分非线性(DNL),提高了分辨率。芯片采用TSMC 0.13μm CMOS工艺进行流片,核心面积为0.135mm×0.144mm。后仿真结果表明,在0.6V供电电压,过采样率(OSR)为4,带宽和采样频率分别为5 MHz和40 MS/s的条件下,ADC的信噪失真比(SNDR)为68.5dB,整体功耗为1mW,FOM为12.2fJ/conv。 展开更多
关键词 过采样 Δ调制 跟踪逐次逼近模数转换器 高精度 低功耗
在线阅读 下载PDF
一种采用新型逻辑算法的SAR ADC 被引量:1
18
作者 黄添益 王本艳 +2 位作者 景蔚亮 宋志棠 陈邦明 《微电子学与计算机》 CSCD 北大核心 2018年第7期35-40,共6页
基于SMIC 40nm CMOS工艺,设计了一种12位逐次逼近寄存器式模数转换器(SAR ADC).在正常工作模式的基础上,增加了当模拟输入信号变化缓慢时,锁定前4位,仅转换后8位的工作模式,降低了ADC的功耗,提高了ADC的采样率,同时分辨率保持不变.当模... 基于SMIC 40nm CMOS工艺,设计了一种12位逐次逼近寄存器式模数转换器(SAR ADC).在正常工作模式的基础上,增加了当模拟输入信号变化缓慢时,锁定前4位,仅转换后8位的工作模式,降低了ADC的功耗,提高了ADC的采样率,同时分辨率保持不变.当模拟输入信号变化较大时,ADC又可重新回到正常工作模式.在1.1V的电源电压,3.6 MS/s的采样率下,ADC总功耗为43μW,品质因数FOM为10.1fJ/(conv.·step). 展开更多
关键词 逐次逼近寄存器式模数转换器 sar逻辑 锁定ADC前几位 低功耗ADC
在线阅读 下载PDF
多通道SAR型数字变换器的设计与实现 被引量:1
19
作者 李建翔 杨玉华 +1 位作者 刘东海 李秋媛 《电子技术应用》 2021年第6期105-109,114,共6页
针对某项目多通道数字变换器的设计,提出了一种高可靠性、高精度的模数转换方案。为完成12路传感器信号的采集、4路电压电流的采集,对硬件电路进行了详细的分析与优化。待采集信号先后通过信号调理、模拟开关、分压跟随以及抗混叠滤波... 针对某项目多通道数字变换器的设计,提出了一种高可靠性、高精度的模数转换方案。为完成12路传感器信号的采集、4路电压电流的采集,对硬件电路进行了详细的分析与优化。待采集信号先后通过信号调理、模拟开关、分压跟随以及抗混叠滤波对其进行处理,并对链路的建立时间进行分析,最后采用逐次逼近型AD芯片进行转换,通过与上位机配合验证数据的采集精度。经过大量实验数据验证,采集精度均能优于0.5%,达到任务要求。 展开更多
关键词 模数转换 高精度采集 信号调理 模拟开关 抗混叠滤波 逐次逼近
在线阅读 下载PDF
基于WSAR-ADC的降压型DC-DC控制器设计
20
作者 田登尧 冯全源 《应用科技》 CAS 2014年第5期1-5,共5页
设计了一种基于加窗逐次逼近寄存器(WSAR)模拟数字转换器(ADC)的降压型DC-DC控制器,这种WSARADC适用于数字电源系统,通过对输入电压进行加窗处理,能有效地降低芯片的复杂度;并利用蚁群算法,对该DC-DC控制器的比例积分微分(PID)参数进行... 设计了一种基于加窗逐次逼近寄存器(WSAR)模拟数字转换器(ADC)的降压型DC-DC控制器,这种WSARADC适用于数字电源系统,通过对输入电压进行加窗处理,能有效地降低芯片的复杂度;并利用蚁群算法,对该DC-DC控制器的比例积分微分(PID)参数进行了整定,使得整个系统能够稳定工作。电路使用BCD(Bipolar/CMOS/DMOS)0.5μm工艺,输入电压3.3 V,输出电压1 V,设计最大负载电流2 A,纹波小于9 m V,开关频率500 k Hz。经过验证,该降压型DC-DC控制器能满足数字电源的采样需求。 展开更多
关键词 加窗 逐次逼近寄存器 模数转换器 数字电源 DC-DC控制器 BUCK电路
在线阅读 下载PDF
上一页 1 2 6 下一页 到第
使用帮助 返回顶部