一种逐次逼近寄存器型模数转换器 被引量：4

1

作者 石蓝 居水荣 +1 位作者 丁瑞雪 朱樟明 《半导体技术》 CAS 北大核心 2020年第12期916-923,共8页

设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保... 设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保采样保持电路性能的同时提高了其可靠性;提出了一种新颖的正反馈结构的动态逻辑单元,并应用在逐次逼近逻辑电路中,在降低功耗的同时消除了误码问题;改进了共模电平产生电路结构,提高了共模电平的产生速度和稳定性。电路采用0.18μm DB S-BCD工艺设计实现,芯片面积约为360μm×560μm,10 bit分辨率模式下的功耗和信噪失真比(SNRD)分别为21.1μW和58.64 dB。 展开更多

关键词 模数转换器(ADC) 逐次逼近寄存器(SAR) 比较器 自举开关 动态逻辑单元 共模电平

在线阅读 下载PDF 职称材料

低功耗逐次逼近寄存器模数转换器综述 被引量：4

2

作者 丁召明 周雄 李强 《微电子学》 CAS CSCD 北大核心 2018年第3期401-405,415,共6页

总结了低功耗逐次逼近寄存器模数转换器代表性技术及解决方案的最新研究进展。这些模数转换器采用的结构包括有采样开关信号泵升结构、电容阵列翻转结构、低功耗比较器结构等。从逐次逼近寄存器模数转换器各模块设计的角度,介绍了各种... 总结了低功耗逐次逼近寄存器模数转换器代表性技术及解决方案的最新研究进展。这些模数转换器采用的结构包括有采样开关信号泵升结构、电容阵列翻转结构、低功耗比较器结构等。从逐次逼近寄存器模数转换器各模块设计的角度,介绍了各种改进的新技术。介绍了预量化技术和旁路窗技术。这两种技术通过优化电路结构和增加辅助电路,实现模数转换器的低功耗。该综述为设计者了解新的低功耗逐次逼近型模数转换器研究提供了有益参考。 展开更多

关键词 低功耗 逐次逼近寄存器 模数转换器

在线阅读 下载PDF 职称材料

一种嵌入式10位2MS/s逐次逼近模数转换器 被引量：2

3

作者 周云波 陈珍海 于宗光 《中国电子科学研究院学报》 2011年第1期7-11,共5页

设计了一种10位2 MS/s嵌入式逐次逼近结构ADC。为提高ADC精度,其中DAC采用电压和电荷按比例缩放混合结构,比较器使用了输入失调校准和输出失调校准技术。采用TSMC0.18μm1P6M数字CMOS工艺进行流片验证,整个ADC核面积仅为0.9×0.6 mm... 设计了一种10位2 MS/s嵌入式逐次逼近结构ADC。为提高ADC精度,其中DAC采用电压和电荷按比例缩放混合结构,比较器使用了输入失调校准和输出失调校准技术。采用TSMC0.18μm1P6M数字CMOS工艺进行流片验证,整个ADC核面积仅为0.9×0.6 mm2。测试结果表明,在2 MHz采样率、输入信号为180 kHz正弦信号情况下,该ADC模块具有8.51位的有效分辨率,最大微分非线性为-0.8^+0.7LSB,最大积分非线性为-1.7^+1.5 LSB,而整个模块的功耗仅为1.2 mW。 展开更多

关键词 逐次逼近 嵌入式模数转换器 数模转换器 比较器

在线阅读 下载PDF 职称材料

低功耗高精度逐次逼近型模数转换器的设计 被引量：5

4

作者 袁小龙 赵梦恋 +1 位作者 吴晓波 严晓浪 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2006年第12期2153-2157,共5页

为解决现代数字和数模混合系统中动态模数转换器高精度、低功耗与低成本之间的矛盾,提出一种10位和200×103/s采样数的逐次逼近式模数转换器(SAR-ADC).对电容式数模转换器电容阵列的导通时序进行了优化,在采样保持电路中加入消失调... 为解决现代数字和数模混合系统中动态模数转换器高精度、低功耗与低成本之间的矛盾,提出一种10位和200×103/s采样数的逐次逼近式模数转换器(SAR-ADC).对电容式数模转换器电容阵列的导通时序进行了优化,在采样保持电路中加入消失调功能,在比较器设计中引入预增益级和锁存级.该模数转换器已在标准数字互补性金属氧化物半导体工艺下实现.测试结果表明,该转换器积分非线性度小于1个最低有效位(LSB),差分非线性度小于0.5 LSB.在200 kHz采样率和191 Hz输入信号频率下信噪比为59 dB,并且在5 V供电电压下功耗为2.5mW,芯片面积为1.3 mm2,其性能已达到ADC高线性度和低功耗的设计要求. 展开更多

关键词 逐次逼近式模数转换器 比较器 开关时序 积分非线性 低功耗

在线阅读 下载PDF 职称材料

可穿戴脑电监测系统的低功耗逐次逼近型模数转换器设计 被引量：1

5

作者 潘梓忱 姚剑敏 严群 《仪表技术》 2023年第6期5-8,42,共5页

基于TSMC 180 nm芯片工艺,设计了一个用于可穿戴脑电监测的10位低功耗逐次逼近型模数转换器(SAR ADC)。为了有效降低DAC电容阵列的切换功耗,采用新型差分DAC电容阵列,并使用单调开关切换方式。比较器采用两级动态比较器,在提高效率的同... 基于TSMC 180 nm芯片工艺,设计了一个用于可穿戴脑电监测的10位低功耗逐次逼近型模数转换器(SAR ADC)。为了有效降低DAC电容阵列的切换功耗,采用新型差分DAC电容阵列,并使用单调开关切换方式。比较器采用两级动态比较器,在提高效率的同时也降低功耗及噪声。针对脑电信号的特点,采用栅压自举开关实现高线性的采样。后仿真结果表明:在1.8 V供电电压、40 kS/s采样率下,这款SAR ADC的功耗仅为2.4μW,其有效位数(ENOB)为9.68 bit,无杂散动态范围(SFDR)为70.6 dB,优值为73.1 fJ/(conv-step),设计的SAR ADC适用于可穿戴脑电监测设备。 展开更多

关键词 脑电信号 低功耗 逐次逼近寄存器 模数转换器 单调开关切换

在线阅读 下载PDF 职称材料

超小面积超低功耗9位模数转换器

6

作者 马源 王学诚 张沕琳 《南京邮电大学学报（自然科学版）》 北大核心 2024年第1期13-19,共7页

设计了一种40 nm CMOS技术下的9位差分逐次逼近式(SAR)模数转换器(ADC)。通过理论推导计算电容器失配误差和寄生效应的影响,结合MATLAB软件特点建立了快速蒙特卡洛仿真模型,模型可根据ADC各项关键参数约束,实现多结构性能比较算法。根... 设计了一种40 nm CMOS技术下的9位差分逐次逼近式(SAR)模数转换器(ADC)。通过理论推导计算电容器失配误差和寄生效应的影响,结合MATLAB软件特点建立了快速蒙特卡洛仿真模型,模型可根据ADC各项关键参数约束,实现多结构性能比较算法。根据工艺参数和版图提取信息,将实际参数代回仿真模型进行快速验证,极大降低了架构调整带来的迭代成本。最终实现的ADC硅片面积仅为0.0043 mm^(2),在125 kS/s采样率下测得的功耗开销仅为360 nW,对于2.6 kHz的1.8 Vpp输入信号实现了8.4 bit的有效位数(ENoB)和68.8 dB的无杂散动态范围(SFDR)。 展开更多

关键词 模数转换器 逐次逼近式 超低功耗 生物传感系统

在线阅读 下载PDF 职称材料

Maxim Integrated推出最快采样速率超高精度寄存器模数转换器

7

《半导体技术》 CAS CSCD 北大核心 2014年第5期376-376,共1页

2014年4月23日，MaximIntegrated公司推出20bit，1．6MS／s逐次逼近寄存器模数转换器MAXll905，使设计人员能够以最低功耗实现最高的分辨率和最快的采样速率。

关键词 模数转换器 采样速率 寄存器 超高精度 逐次逼近 设计人员 分辨率 低功耗

在线阅读 下载PDF 职称材料

可重配置无源噪声整形SAR模数转换器设计

8

作者 汪志强 《仪表技术》 2024年第5期13-17,共5页

随着工业技术的提升,对模数转换器在精度与功耗上的要求日益增高。凭借噪声整形模数转换器的卓越性能,设计了一种可重配置的18位噪声整形的逐次逼近寄存器型模数转换器(SAR ADC)电路,利用SMIC 40 nm工艺实现,并通过仿真验证其理想模型,... 随着工业技术的提升,对模数转换器在精度与功耗上的要求日益增高。凭借噪声整形模数转换器的卓越性能,设计了一种可重配置的18位噪声整形的逐次逼近寄存器型模数转换器(SAR ADC)电路,利用SMIC 40 nm工艺实现,并通过仿真验证其理想模型,旨在探索其在物联网等领域的应用潜力。实验结果显示,该模数转换器在标准配置下以1 MS/s吞吐率实现了17.4位的有效位数,展现了高精度特性;通过重配置,其可切换至低功耗高速模式,吞吐率提升至5 MS/s,同时保持11.99位的有效精度,平衡了性能与功耗。这一可重配置设计不仅满足了高精度低功耗的需求,还因其灵活性而能广泛适用于多种数据采样场景,为物联网等领域的高性能模数转换器设计提供了创新方案。 展开更多

关键词 模数转换器 逐次逼近寄存器 噪声整形 无源积分器 可重配置

在线阅读 下载PDF 职称材料

一种超低功耗模数转换器的设计与仿真 被引量：1

9

作者 胡云峰 易子川 +1 位作者 李琛 周国富 《华南师范大学学报（自然科学版）》 CAS 北大核心 2017年第4期5-10,共6页

为了降低电子终端设备的功耗,提出了一种超低功耗模数转换器(ADC).首先,通过使用组合电容和三电平转换方案,电容阵列数模转换器(DAC)转换能耗相比传统结构降低99.4%,面积减少87.2%.采用基于动态逻辑的逐次逼近寄存器(SAR)和两级全动态... 为了降低电子终端设备的功耗,提出了一种超低功耗模数转换器(ADC).首先,通过使用组合电容和三电平转换方案,电容阵列数模转换器(DAC)转换能耗相比传统结构降低99.4%,面积减少87.2%.采用基于动态逻辑的逐次逼近寄存器(SAR)和两级全动态比较降低SAR ADC整体功耗.最后,SAR ADC在180 nm CMOS工艺下进行设计与仿真.仿真结果表明:在1 V电源电压和100 kHz的采样频率下,ADC的信噪失真比(SNDR)为61.59 dB,有效位(ENOB)为9.93 bit,总功耗为0.188μW,功耗优值(FOM)每步为1.9 fJ.设计的超低功耗SAR ADC适用于低功耗电子终端设备. 展开更多

关键词 模数转换器 逐次逼近寄存器 电容阵列DAC 超低功耗 组合电容

在线阅读 下载PDF 职称材料

一种应用于CMOS图像传感器的流水线模数转换器设计 被引量：1

10

作者 陈鸣 陈杰 肖璟博 《吉林大学学报（工学版）》 EI CAS CSCD 北大核心 2018年第3期968-976,共9页

设计了一种应用于CMOS图像传感器中的低功耗流水线模数转换器(ADC),并采用逐次逼近寄存器(SAR)ADC辅助流水线架构,提出了一种新型全差分环形放大器。与传统的跨导运算放大器(OTA)相比,所提出的全差分环形放大器能效更高。本文采用0.18μ... 设计了一种应用于CMOS图像传感器中的低功耗流水线模数转换器(ADC),并采用逐次逼近寄存器(SAR)ADC辅助流水线架构,提出了一种新型全差分环形放大器。与传统的跨导运算放大器(OTA)相比,所提出的全差分环形放大器能效更高。本文采用0.18μm1P5M工艺完成电路设计及版图布局,当输入频率为19.94 MHz的正弦信号时,仿真显示ADC的信号噪声失真比(SNDR)为57.8dB,无杂散动态范围(SFDR)为64.9dB,最大微分非线性(DNL)为+0.58LSB/-0.33LSB,最大积分非线性(INL)为+0.55LSB/-0.57LSB。整个ADC功耗为3.78mW。 展开更多

关键词 半导体技术 CMOS图像传感器 流水线模数转换器 环形放大器 逐次逼近寄存器

在线阅读 下载PDF 职称材料

面向CMOS图像传感器应用的列级模数转换器研究进展 被引量：1

11

作者 廖文丽 张植潮 +2 位作者 张九龄 蔡铭嫣 陈铖颖 《半导体技术》 CAS 北大核心 2023年第11期961-971,共11页

随着有源像素工艺以及互补金属氧化物半导体(CMOS)集成电路技术迅速发展,CMOS图像传感器(CIS)朝着高分辨率、高动态范围、低功耗、小体积的方向不断发展,在数码相机、汽车驾驶、安防监控、医学等多个领域中逐渐取代原市场主流的电荷耦... 随着有源像素工艺以及互补金属氧化物半导体(CMOS)集成电路技术迅速发展,CMOS图像传感器(CIS)朝着高分辨率、高动态范围、低功耗、小体积的方向不断发展,在数码相机、汽车驾驶、安防监控、医学等多个领域中逐渐取代原市场主流的电荷耦合器件(CCD)图像传感器。模数转换器(ADC)作为模拟信号和数字信号的转换端口,是CMOS图像传感器中的重要组成部分,其性能的优劣直接决定了CMOS图像传感器的成像质量。对应用于CMOS图像传感器的模数转换器进行了综述,分析了几种主流架构的优缺点,阐述了面临的挑战以及解决方案,最后对未来的发展前景进行了展望。 展开更多

关键词 CMOS图像传感器(CIS) 模数转换器(ADC) 单斜(SS)ADC 逐次逼近寄存器(SAR)ADC 循环ADC Sigma-Delta ADC

在线阅读 下载PDF 职称材料

ADS7947／48／49：模数转换器

12

《世界电子元器件》 2010年第12期24-24,共1页

德州仪器推出3款全新逐次逼近寄存器（SAR）模数转换器（ADC），采用小型封装，可提供宽的电源与参考范围以及低功耗。ADS7947、ADS7948与ADS7949分别能够以12位、

关键词 模数转换器 逐次逼近 德州仪器 寄存器 低功耗 封装 电源

在线阅读 下载PDF 职称材料

ADS8634／8638：模数转换器

13

《世界电子元器件》 2011年第9期31-31,共1页

德州仪器推出面向可编程逻辑控制与数据采集应用的新双极性12位1MSPS逐次逼近寄存器模数转换器。4通道ADS8634与8通道ADS8638满足125℃的工业测量应用需求。

关键词 模数转换器 可编程逻辑控制 逐次逼近 数据采集 德州仪器 工业测量 8通道 寄存器

在线阅读 下载PDF 职称材料

一种12位电荷再分配逐次逼近型ADC设计与实现

14

作者 刘佳 刘雨 屈艳 《微处理机》 2017年第1期16-18,共3页

模数转换器(ADC)是信号处理系统中的关键部件。电荷再分配逐次逼近型模数转换器(SAR ADC)由于其高性价比在中速、中高分辨率ADC中得到了广泛应用,然而对于传统的算法和结构,不足以实现高分辨率及低功耗的ADC。阐述了一种12位电荷再分配... 模数转换器(ADC)是信号处理系统中的关键部件。电荷再分配逐次逼近型模数转换器(SAR ADC)由于其高性价比在中速、中高分辨率ADC中得到了广泛应用,然而对于传统的算法和结构,不足以实现高分辨率及低功耗的ADC。阐述了一种12位电荷再分配逐次逼近型ADC电路,采用级联的电容阵列实现电荷再分配逐次逼近型结构,比较器采用5级全差分放大器级联与锁存器组合结构,整体电路易于片上系统集成,通过TSMC 0.25μm CMOS工艺流片,实测结果显示ADC的INL值为±3LSB、DNL值为±1LSB,满足12位分辨率的性能要求。 展开更多

关键词 模数转换器 逐次逼近 寄存器 电荷再分配 比较器 集成电路

在线阅读 下载PDF 职称材料

基于分段电容阵列的改进型逐次逼近型ADC

15

作者 胡毅 李振国 +3 位作者 侯佳力 国千崧 邓新伟 胡伟波 《半导体技术》 CAS 北大核心 2022年第2期126-133,共8页

为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构... 为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构。该结构一方面可以缩短产生高位数码字过程中的转换时间,提高量化速度;另一方面其可以延长大电容的稳定时间,减小参考电压的负载。通过缩小比较器输入对管的面积以减小寄生电容带来的误差,提升高位数字码的准确度。同时,利用一次性校准技术减小比较器的失配电压。最终,采用180 nm CMOS工艺实现该10 bit SAR ADC,以验证该改进型结构。结果表明,在1.8 V电源电压、780μW功耗、有电路噪声和电容失配情况下,该改进型SAR ADC得到了58.0 dB的信噪失真比(SNDR)。 展开更多

关键词 分段电容阵列 失配电压 锁存式比较器 一次性校准 逐次逼近型(SAR)模数转换器(ADC)

在线阅读 下载PDF 职称材料

嵌入式高速ADC的最新研究进展 被引量：1

16

作者 邓青 陈珍海 +1 位作者 朱燕君 吴俊 《电子与封装》 2009年第7期42-45,48,共5页

随着数字化程度的不断深入,系统级芯片(SoC)已成为当前发展主流,系统芯片对高速高精度嵌入式ADC的需求日益迫切。CMOS工艺尺寸的等比例缩小为ADC速度的提高提供了条件,但是对实现ADC高信噪比的限制越来越大。文章首先讨论了CMOS工艺尺... 随着数字化程度的不断深入,系统级芯片(SoC)已成为当前发展主流,系统芯片对高速高精度嵌入式ADC的需求日益迫切。CMOS工艺尺寸的等比例缩小为ADC速度的提高提供了条件,但是对实现ADC高信噪比的限制越来越大。文章首先讨论了CMOS工艺尺寸的不断等比例缩小对ADC性能的影响,其次讨论了采用数字电路进行纠错补偿、省略运算跨导放大器(OTA)使用以及采用电流域信号处理技术等适用于嵌入式高速ADC设计的最新技术进展。 展开更多

关键词 高速模数转换器 嵌入式 流水线 逐次逼近 电流模

在线阅读 下载PDF 职称材料

应用于可穿戴式设备的超低功耗SAR ADC研究与设计 被引量：6

17

作者 向指航 徐卫林 +2 位作者 段吉海 周茜 韦保林 《电子器件》 CAS 北大核心 2018年第3期808-812,共5页

针对便携式可穿戴移动设备的低功耗要求,提出了一种超低功耗逐次逼近型(SAR)模数转换器(ADC)。所提出的SAR ADC在数模转换器(DAC)电容阵列中设计了改进型电容拆分电路来降低系统的功耗和面积;并采用双尾电流型动态比较器架构降低比较器... 针对便携式可穿戴移动设备的低功耗要求,提出了一种超低功耗逐次逼近型(SAR)模数转换器(ADC)。所提出的SAR ADC在数模转换器(DAC)电容阵列中设计了改进型电容拆分电路来降低系统的功耗和面积;并采用双尾电流型动态比较器架构降低比较器功耗。采用0.18μm CMOS工艺对所提出的SAR ADC进行设计并流片。测试结果表明在1.8 V供电电压,采样率为50 k Hz的条件下,其有效位数为9.083位,功耗仅为1.5μW,优值55.3 f J,所设计的ADC适合于可穿戴式设备的低功耗应用。 展开更多

关键词 集成电路 超低功耗 电容拆分 逐次逼近型 模数转换器 可穿戴式

在线阅读 下载PDF 职称材料

一种16位110 dB无杂散动态范围的低功耗SAR ADC

18

作者 邢向龙 王倩 +3 位作者 康成 彭姜灵 李清 俞军 《电子科技大学学报》 EI CAS CSCD 北大核心 2024年第2期185-193,共9页

该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注... 该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注入技术提升ADC的线性度。比较器采用两级积分型预放大器减小噪声,利用输出失调存储技术及优化的电路设计减小了比较器失调电压和失调校准引入的噪声,优化并提升了比较器速度。芯片采用CMOS 0.18μm工艺设计和流片,ADC核心面积为1.15 mm^(2)。测试结果表明,在1 kHz正弦信号输入下,ADC差分输入峰峰值幅度达8.8 V,信纳比为85.9 dB,无杂散动态范围为110 dB,微分非线性为-0.27/+0.32 LSB,积分非线性为-0.58/+0.53 LSB,功耗为4.31 mW。 展开更多

关键词 模数转换器 数模转换器 低噪声比较器 失调校准 采样保持 逐次逼近寄存器

在线阅读 下载PDF 职称材料

一种采用新型逻辑算法的SAR ADC 被引量：1

19

作者 黄添益 王本艳 +2 位作者 景蔚亮 宋志棠 陈邦明 《微电子学与计算机》 CSCD 北大核心 2018年第7期35-40,共6页

基于SMIC 40nm CMOS工艺,设计了一种12位逐次逼近寄存器式模数转换器(SAR ADC).在正常工作模式的基础上,增加了当模拟输入信号变化缓慢时,锁定前4位,仅转换后8位的工作模式,降低了ADC的功耗,提高了ADC的采样率,同时分辨率保持不变.当模... 基于SMIC 40nm CMOS工艺,设计了一种12位逐次逼近寄存器式模数转换器(SAR ADC).在正常工作模式的基础上,增加了当模拟输入信号变化缓慢时,锁定前4位,仅转换后8位的工作模式,降低了ADC的功耗,提高了ADC的采样率,同时分辨率保持不变.当模拟输入信号变化较大时,ADC又可重新回到正常工作模式.在1.1V的电源电压,3.6 MS/s的采样率下,ADC总功耗为43μW,品质因数FOM为10.1fJ/(conv.·step). 展开更多

关键词 逐次逼近寄存器式模数转换器 新型SAR逻辑 锁定ADC前几位 低功耗ADC

在线阅读 下载PDF 职称材料

一种10位200kS/s 65nm CMOS SAR ADC IP核 被引量：9

20

作者 杨银堂 佟星元 +1 位作者 朱樟明 管旭光 《电子与信息学报》 EI CSCD 北大核心 2010年第12期2993-2998,共6页

该文基于65nm CMOS低漏电工艺,设计了一种用于触摸屏SoC的8通道10位200kS/s逐次逼近寄存器型(Successive Approximation Register,SAR)A/D转换器(Analog-to-Digital Converter,ADC)IP核。在D/A转换电路的设计上,采用"7MSB(Most-Sig... 该文基于65nm CMOS低漏电工艺,设计了一种用于触摸屏SoC的8通道10位200kS/s逐次逼近寄存器型(Successive Approximation Register,SAR)A/D转换器(Analog-to-Digital Converter,ADC)IP核。在D/A转换电路的设计上,采用"7MSB(Most-Significant-Bit)+3LSB(Least-Significant-Bit)"R-C混合D/A转换方式,有效减小了IP核的面积,并通过采用高位电阻梯复用技术有效减小了系统对电容的匹配性要求。在比较器的设计上,通过采用一种低失调伪差分比较技术,有效降低了输入失调电压。在版图设计上,结合电容阵列对称布局以及电阻梯伪电阻包围的版图设计方法进行设计以提高匹配性能。整个IP核的面积为322μm×267μm。在2.5V模拟电压以及1.2V数字电压下,当采样频率为200kS/s,输入频率为1.03kHz时,测得的无杂散动态范围(Spurious-Free Dynamic Range,SFDR)和有效位数(Effective Number Of Bits,ENOB)分别为68.2dB和9.27,功耗仅为440μW,测试结果表明本文ADC IP核非常适合嵌入式系统的应用。 展开更多

关键词 模数转换器(ADC) 逐次逼近寄存器(SAR) 触摸屏SoC CMOS 低功耗

在线阅读 下载PDF 职称材料