期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
1 Gbit/s QC-LDPC码译码结构的设计 被引量：2
1
作者 黄志成 陈紫强 +1 位作者 谢跃雷 李亚云 《桂林电子科技大学学报》 2018年第2期92-96,共5页
为了提高准循环奇偶校验(QC-LDPC)码的译码速率,提出一种改进的部分并行QC-LDPC译码结构(IPPD)。根据QC-LDPC校验矩阵的特点,对子矩阵进行平均分层,采用部分并行译码结构加快译码迭代速度。实验仿真采用IEEE802.16e中码长为864、码率为... 为了提高准循环奇偶校验(QC-LDPC)码的译码速率,提出一种改进的部分并行QC-LDPC译码结构(IPPD)。根据QC-LDPC校验矩阵的特点,对子矩阵进行平均分层,采用部分并行译码结构加快译码迭代速度。实验仿真采用IEEE802.16e中码长为864、码率为0.5的QC-LDPC码进行验证。实验结果表明,当最大迭代次数为15、系统时钟频率为107 MHz时,该译码结构的吞吐率可达1Gbit/s。 展开更多
关键词 准循环奇偶校验 部分并行译码结构 子矩阵
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部