本文提出了一个具有自调谐,自适应功能的1.9GHz的分数/整数锁相环频率综合器.该频率综合器采用模拟调谐和数字调谐相结合的技术来提高相位噪声性能.自适应环路被用来实现带宽自动调整,可以缩短环路的建立时间.通过打开或者关断ΣΔ调制...本文提出了一个具有自调谐,自适应功能的1.9GHz的分数/整数锁相环频率综合器.该频率综合器采用模拟调谐和数字调谐相结合的技术来提高相位噪声性能.自适应环路被用来实现带宽自动调整,可以缩短环路的建立时间.通过打开或者关断ΣΔ调制器的输出来实现分数和整数分频两种工作模式,仅用一个可编程计数器实现吞脉冲分频器的功能.采用偏置滤波技术以及差分电感,在片压控振荡器具有很低的相位噪声;通过采用开关电容阵列,该压控振荡器可以工作在1.7GHz^2.1GHz的调谐范围.该频率综合器采用0.18μm,1.8VSM IC CMOS工艺实现.SpectreVerilog仿真表明:该频率综合器的环路带宽约为100kHz,在600kHz处的相位噪声优于-123dBc/Hz,具有小于15μs的锁定时间.展开更多
高性能的频率综合器会直接影响到雷达、通信、遥测遥控、电子对抗等电子系统的性能,其主要技术指标包括低相噪、低杂散、小步进、宽频带等.本文基于某工程的实际需求,根据锁相合成技术,采用HMC983+HMC984套片研制了一款S频段步进为100 H...高性能的频率综合器会直接影响到雷达、通信、遥测遥控、电子对抗等电子系统的性能,其主要技术指标包括低相噪、低杂散、小步进、宽频带等.本文基于某工程的实际需求,根据锁相合成技术,采用HMC983+HMC984套片研制了一款S频段步进为100 Hz的频率综合器,针对设计中小数分频杂散较高的特点,提出了一种可变参考频率的方案,通过避开鉴相频率的整数点有效降低了小数分频中的杂散,同时,鉴相频率的提高使得N值降低,相位噪声恶化减小.测试结果表明,随着鉴相频率的提高,值降低,相位噪声恶化减小,样机杂散指标最差点为72 d Bc.展开更多
文摘本文提出了一个具有自调谐,自适应功能的1.9GHz的分数/整数锁相环频率综合器.该频率综合器采用模拟调谐和数字调谐相结合的技术来提高相位噪声性能.自适应环路被用来实现带宽自动调整,可以缩短环路的建立时间.通过打开或者关断ΣΔ调制器的输出来实现分数和整数分频两种工作模式,仅用一个可编程计数器实现吞脉冲分频器的功能.采用偏置滤波技术以及差分电感,在片压控振荡器具有很低的相位噪声;通过采用开关电容阵列,该压控振荡器可以工作在1.7GHz^2.1GHz的调谐范围.该频率综合器采用0.18μm,1.8VSM IC CMOS工艺实现.SpectreVerilog仿真表明:该频率综合器的环路带宽约为100kHz,在600kHz处的相位噪声优于-123dBc/Hz,具有小于15μs的锁定时间.
文摘高性能的频率综合器会直接影响到雷达、通信、遥测遥控、电子对抗等电子系统的性能,其主要技术指标包括低相噪、低杂散、小步进、宽频带等.本文基于某工程的实际需求,根据锁相合成技术,采用HMC983+HMC984套片研制了一款S频段步进为100 Hz的频率综合器,针对设计中小数分频杂散较高的特点,提出了一种可变参考频率的方案,通过避开鉴相频率的整数点有效降低了小数分频中的杂散,同时,鉴相频率的提高使得N值降低,相位噪声恶化减小.测试结果表明,随着鉴相频率的提高,值降低,相位噪声恶化减小,样机杂散指标最差点为72 d Bc.
