期刊文献+
共找到67篇文章
< 1 2 4 >
每页显示 20 50 100
面向教学的RISC_SPM处理器设计与验证
1
作者 解鹏越 卫建华 +1 位作者 郝子坤 罗鑫迪 《信息技术与信息化》 2025年第1期19-23,共5页
针对当前国内微处理器实验教学的需求,文章设计了一款面向教学用途的RISC_SPM微处理器,优化资源利用和执行效率。处理器采用内部存储器布局,资源占用少,执行速度快。通过状态机控制方法,使得运行过程更加直观清晰,克服了传统实验中灵活... 针对当前国内微处理器实验教学的需求,文章设计了一款面向教学用途的RISC_SPM微处理器,优化资源利用和执行效率。处理器采用内部存储器布局,资源占用少,执行速度快。通过状态机控制方法,使得运行过程更加直观清晰,克服了传统实验中灵活性不足的问题,为实验者提供了创新空间。设计过程中使用Verilog语言,支持多种寻址方式,具备完善的指令系统,能够执行一般微处理器的功能操作,满足实验教学中的实际需求并提升学生的实践能力和创新意识,为科研工作奠定了良好的基础。 展开更多
关键词 微处理器 精简指令 现场可编程逻辑门阵列 存储器位于芯片内部 FPGA
在线阅读 下载PDF
ARM微处理器中断响应时间的实验研究 被引量:7
2
作者 尹旭峰 苑士华 胡纪滨 《计算机工程》 CAS CSCD 北大核心 2011年第4期252-254,263,共4页
介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响... 介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响应时间基本相等,中断响应时间与CPU的运行时钟无关,只与中断控制器的运行时钟频率呈反比关系,启用高速缓存时的中断响应时间不到禁用高速缓存时的1/3。 展开更多
关键词 中断 响应 微处理器 精简指令计算机
在线阅读 下载PDF
32位RISC微处理器流水线设计 被引量:7
3
作者 贾琳 樊晓桠 《计算机工程与应用》 CSCD 北大核心 2005年第14期115-117,共3页
简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数... 简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数据通路,实现了简洁、高效、灵活的体系结构。通过Verilog仿真、综合和静态时序分析的结果表明设计达到了预定的设计要求。 展开更多
关键词 微处理器 精简指令 流水线 低功耗
在线阅读 下载PDF
8位RISC微处理器核的参数化设计 被引量:4
4
作者 孙海平 高明伦 《微电子学与计算机》 CSCD 北大核心 2002年第1期23-26,共4页
文章分析了精简指令集的结构特征和嵌入式系统的应用需求,在设计出的8位RISC微处理器核的基础上,从指令集、存储空间等体系结构方面做了参数化设计和参数提取,讨论了硬件描述语言和运行于微处理器核上的程序对参数化设计的支持。参数化... 文章分析了精简指令集的结构特征和嵌入式系统的应用需求,在设计出的8位RISC微处理器核的基础上,从指令集、存储空间等体系结构方面做了参数化设计和参数提取,讨论了硬件描述语言和运行于微处理器核上的程序对参数化设计的支持。参数化的设计方法增强了IP核的灵活性和可重用性,可以在大批量设计片上系统的过程中充分使用参数化设计方法。 展开更多
关键词 微处理器 体系结构 精简指令计算机 RISC 参数化设计
在线阅读 下载PDF
一种高速低功耗32位RISC微处理器的设计 被引量:1
5
作者 吉隆伟 李侠 +2 位作者 沈泊 李文宏 章倩苓 《系统工程与电子技术》 EI CSCD 北大核心 2003年第3期273-276,共4页
采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提... 采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提高67%,MIPS提高87%,数据通路功耗降低46%,仅芯片规模略有增加。此外,设计中还采取了多项措施以保证芯片工作的稳定性和鲁棒性。该处理器功能已通过FPGA验证。 展开更多
关键词 精简指令 微处理器 片上系统 低功耗 超大规模成电路 VLSI FDU32
在线阅读 下载PDF
基于单片微处理器的应用系统的低功耗设计技术 被引量:4
6
作者 黄石红 高伟 陈勇 《工业控制计算机》 2001年第12期62-63,共2页
本文介绍了基于单片微处理器的应用系统的低功耗设计技术,从单片微处理器的选型、工作模式选择以及应用系统供电方式等方面展开了探讨。
关键词 单片微处理器 应用系统 低功耗设计 精简指令
在线阅读 下载PDF
基于FPGA的32位RISC微处理器设计 被引量:4
7
作者 刘览 郑步生 施慧彬 《数据采集与处理》 CSCD 北大核心 2011年第3期367-373,共7页
提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流... 提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流水线级数而引入的流水线数据冲突问题给出了完整的解决方案。此外还设计了一种流水线结构的动态分支预测器用以解决微处理器分支冒险问题,其优点在于既能降低微处理器的CPI,同时又不会使流水线出现局部逻辑拥堵从而降低微处理器的主频。最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证。在FPGA芯片上的运行时钟频率可达146.628 MHz。 展开更多
关键词 精简指令计算机 微处理器 流水线 分支预测
在线阅读 下载PDF
32位RISC嵌入式微处理器流水线设计
8
作者 王丽霞 孙长秋 《电子测试》 2016年第10期1-2,8,共3页
介绍了一32位RISC嵌入式微处理器(取名为Moon Core)的5级流水线的结构,即取指&译码(IF&ID)、读寄存器堆(RF)、执行(EXEC)、访存(DMEM)和写回(WB),详细介绍了各个流水级的主要部件的设计并分析了流水线相关问题及解决办法。
关键词 微处理器 精简指令计算机 流水线
在线阅读 下载PDF
16位嵌入式微处理器核的设计及验证 被引量:1
9
作者 姚爱红 孙盟哲 吴剑 《计算机工程》 CAS CSCD 北大核心 2010年第23期234-236,239,共4页
采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器... 采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器核的RTL级描述,编写计算斐波那契数列的测试程序验证了HEUSoC-1的正确性。在Xilinx Spartan-2芯片上的统计结果表明,HEUSoC-1的资源占用率较低,处理器最高频率约为22 MHz,适合于对功耗和性价比要求严格的嵌入式应用领域。 展开更多
关键词 嵌入式系统 微处理器 精简指令计算机 VERILOG硬件描述语言 现场可编程门阵列
在线阅读 下载PDF
一种8bRISC微处理器的综合 被引量:1
10
作者 王志鸿 李桂宏 梁齐 《现代电子技术》 2004年第22期88-90,99,共4页
近年来 ,随着微电子技术的飞速发展 ,微处理器以其突出优点广泛应用于各个领域。微处理器 IP核的设计也随之成为业界关注的焦点。综合是进行微处理器 IP核设计的一个重要步骤。本文介绍一种 8b RISC微处理器的综合过程 ,着重论述 ROM,RA... 近年来 ,随着微电子技术的飞速发展 ,微处理器以其突出优点广泛应用于各个领域。微处理器 IP核的设计也随之成为业界关注的焦点。综合是进行微处理器 IP核设计的一个重要步骤。本文介绍一种 8b RISC微处理器的综合过程 ,着重论述 ROM,RAM模块的综合方法及与其他模块的接口问题。所使用的软件为 Synopsys的 Design Analyzer以及 Avan-ti!的 Rapidcompiler,综合库是中芯国际 0 .35μm的综合库。综合出的网表已通过门级验证。 展开更多
关键词 超大规模成电路 片上系统 微处理器 精简指令 综合
在线阅读 下载PDF
16位嵌入式RISC微处理器设计 被引量:1
11
作者 雷少波 黄民 《微型机与应用》 2013年第7期13-15,19,共4页
设计了一款具有4级流水线结构的16位RISC嵌入式微处理器。针对转移指令,未采用惯用的延迟转移技术,而是通过在取指阶段增加相应的硬件结构实现了无延迟转移。采用内部前推技术解决了指令执行过程中的数据相关。同时通过设置相应的硬件... 设计了一款具有4级流水线结构的16位RISC嵌入式微处理器。针对转移指令,未采用惯用的延迟转移技术,而是通过在取指阶段增加相应的硬件结构实现了无延迟转移。采用内部前推技术解决了指令执行过程中的数据相关。同时通过设置相应的硬件堆栈实现了对中断嵌套和调用嵌套的支持。整体系统结构采用VerilogHDL语言设计,指令系统较完善。在软件平台上的仿真验证初步表明了本设计的正确性。 展开更多
关键词 微处理器 流水线 精简指令 现场可编程门阵列 嵌入式系统
在线阅读 下载PDF
PowerPC RISC微处理器 被引量:1
12
作者 马荣彪 《电光与控制》 1995年第4期41-45,共5页
本文简要介绍了PowerPC系列RISC微处理器的体系结构、性能、工艺以及与当前几种常用处理器的比较。
关键词 RISC 微处理器 精简指令电脑
在线阅读 下载PDF
64位微处理器体系结构发展回顾和展望(上)——2002年全国计算机体系结构学术会议技术报告
13
作者 张报昌 《电子科技》 2002年第23期30-36,共7页
本文从回顾和分析64位微处理器历史、现状、未来发展出发,说明Intel和HP合作开发的IA-64EPIC体系结构IPF系列的先进性和开放性以及发展潜力,它将要取代64位RISC芯片成为未来系统设计和企业应用的主流平台。
关键词 体系结构 微处理器 2002年全国计算机体系结构学术会议 技术报告 IA-64指令 精简指令 RISC
在线阅读 下载PDF
网络处理器Intel IXP1200应用 被引量:4
14
作者 张钢钢 白英杰 徐媛 《电子产品世界》 2001年第9期64-65,共2页
网络处理器是近年来新出现的一类专用于网络通信设备中的微处理器芯片,它综合了RISC芯片和 ASIC的优点。本文介绍了网络处理器技术和Intel公司IXP1200芯片的结构及应用特点.同时分折了提 高处理性能的关键。
关键词 网络处理器 精简指令电路 嵌入式系统 IntelIXP1200 微处理器
在线阅读 下载PDF
Xtensa可配置处理器及其自动化开发工具
15
作者 李冉 《今日电子》 2006年第8期54-57,共4页
关键词 32位微处理器 XTENSA 可配置 开发工具 20世纪80年代 自动化 20世纪70年代 20世纪90年代 精简指令 RISC
在线阅读 下载PDF
RISC3200的MDS-II指令集扩展
16
作者 姚英彪 汪斌 +1 位作者 章坚武 刘鹏 《计算机工程》 CAS CSCD 北大核心 2008年第10期22-24,共3页
通过利用媒体核心算法评估RISC3200的第一代媒体扩展指令集MDS-I的性能,发现MDS-I存在数据处理效率高但数据供应效率低的特点。基于该原因扩展了用于数据供应的第二代媒体扩展指令集MDS-II。实验结果表明,在扩展媒体指令集后,RISC3200... 通过利用媒体核心算法评估RISC3200的第一代媒体扩展指令集MDS-I的性能,发现MDS-I存在数据处理效率高但数据供应效率低的特点。基于该原因扩展了用于数据供应的第二代媒体扩展指令集MDS-II。实验结果表明,在扩展媒体指令集后,RISC3200的媒体核心算法的处理性能提高2-5倍左右。 展开更多
关键词 微处理器 精简指令 媒体应用 指令扩展
在线阅读 下载PDF
基于LabVIEW和ARM嵌入式数据采集与远程传输控制系统 被引量:5
17
作者 刘鹏 黄健 《信息与电子工程》 2009年第5期459-464,共6页
针对模拟信号的实时采集和网络远程传输及控制等一系列问题,利用高级精简指令集机器、现场可编程门阵列和网络接口,设计了集数据采集、存储和网络远程传输控制为一体的综合系统,设计了系统的硬件电路以及相关软件,使系统能够完成实时数... 针对模拟信号的实时采集和网络远程传输及控制等一系列问题,利用高级精简指令集机器、现场可编程门阵列和网络接口,设计了集数据采集、存储和网络远程传输控制为一体的综合系统,设计了系统的硬件电路以及相关软件,使系统能够完成实时数据采集和对采集数据的高速存储,网络远程传输控制、显示和频谱分析等功能;经实际应用后证明该系统数据吞吐量大,速度快且配置灵活,具有较强的实用性。 展开更多
关键词 嵌入式 高级精简指令机器 现场可编程门阵列 LINUX操作系统 LABVIEW语言 Socket网络
在线阅读 下载PDF
应用于NV系综量子实验调控的数字锁相放大器设计与实现
18
作者 邓宇轩 徐南阳 +1 位作者 陈宝 周明媞 《合肥工业大学学报(自然科学版)》 北大核心 2025年第1期44-49,共6页
文章设计一种应用于金刚石氮空位(nitrogen-vacancy,NV)系综量子实验的数字锁相放大器。为实现高速模拟与数字信号的采样、输出以及软硬件协同与同步处理能力,设计采用ZYNQ-7010芯片作为核心器件,基于现场可编程门阵列(field programmab... 文章设计一种应用于金刚石氮空位(nitrogen-vacancy,NV)系综量子实验的数字锁相放大器。为实现高速模拟与数字信号的采样、输出以及软硬件协同与同步处理能力,设计采用ZYNQ-7010芯片作为核心器件,基于现场可编程门阵列(field programmable gate array,FPGA)与精简指令集计算机(reduced instruction set computer,RISC)微处理器(advanced RISC machines,ARM)内核的基本架构,同时搭载双路高采样率的模数转换器(analog to digital converter,ADC)和数模转换器(digital to analog converter,DAC)。整套系统可以同时进行多路锁相放大处理,输入模拟噪声低至1 nV/Hz 1/2,采样率高达125 MS/s,数据传输带宽可达800 Mib/s,具有集成化程度高、易操控、锁相准确性较高等特点。该设计成功应用在NV系综实验平台上,光探测磁共振(optically detected magnetic resonance,ODMR)实验及后续计算结果表明,使用文中锁相放大器的磁强计灵敏度可以达到1.23 nT/Hz 1/2。 展开更多
关键词 现场可编辑门阵列(FPGA) 精简指令计算机微处理器(ARM) 模数转换器(ADC) 锁相放大器 光探测磁共振(ODMR)
在线阅读 下载PDF
地应力监测中定位与姿态数据采集系统设计 被引量:2
19
作者 谷静博 关桂霞 +3 位作者 赵海盟 谭翔 晏磊 王文祥 《计算机应用》 CSCD 北大核心 2014年第9期2752-2756,2760,共6页
针对地应力低频电磁监测中高效数据采集、精准授时和实时定姿定位问题,设计并实现了基于嵌入式的定位与姿态测量模块相结合的实时数据采集系统,以ARM微处理器(S3C6410)和嵌入式Linux作为系统控制核心平台,详细介绍了系统软硬件设计架构... 针对地应力低频电磁监测中高效数据采集、精准授时和实时定姿定位问题,设计并实现了基于嵌入式的定位与姿态测量模块相结合的实时数据采集系统,以ARM微处理器(S3C6410)和嵌入式Linux作为系统控制核心平台,详细介绍了系统软硬件设计架构,设计并完成定位与姿态测量特征数据提取算法,基于LCD触摸屏和Qt/Embedded进行数据采集处理终端的图形用户界面设计并实现人机交互;另外,系统在完成控制显示等功能的同时能将所需数据实时存储至SD卡,为后续数据分析提供依据。系统联调与外场实验验证表明:该系统能够完成定位与姿态数据的实时采集和处理,数据获取效率较高,有效解决了地应力监测中的实时定姿定位,能够高速、实时、可靠地进行地应力低频电磁监测。 展开更多
关键词 地应力监测 数据采 高级精简指令系统计算机 嵌入式LINUX QT/EMBEDDED
在线阅读 下载PDF
松翰SONIX SN8P27××系列微处理器(CPU)介绍
20
作者 牛新成 《家电检修技术》 2009年第12期47-47,共1页
松翰SONIX SN8P27××系列是最新推出的微处理器,采用精简指令集结构(RISC)和CMOS工艺设计,内置高速脉宽调制输出(PWM)、12位A/D转换、7位D/A转换、高速同步串行通信口(SIO)等功能。具有工作速度快(1T)、高抗EFT/ESD La... 松翰SONIX SN8P27××系列是最新推出的微处理器,采用精简指令集结构(RISC)和CMOS工艺设计,内置高速脉宽调制输出(PWM)、12位A/D转换、7位D/A转换、高速同步串行通信口(SIO)等功能。具有工作速度快(1T)、高抗EFT/ESD Latch-up特性、低功耗等特点,其主要技术特性如下。 展开更多
关键词 微处理器 精简指令 A/D转换 D/A转换 串行通信口 工艺设计 CMOS
原文传递
上一页 1 2 4 下一页 到第
使用帮助 返回顶部