期刊文献+
共找到54篇文章
< 1 2 3 >
每页显示 20 50 100
精简指令集计算机协处理器设计 被引量:3
1
作者 李辉楷 韩军 +2 位作者 翁新钎 贺中柱 曾晓洋 《计算机工程》 CAS CSCD 2012年第23期240-242,246,共4页
针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验... 针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验结果表明,与传统基于并行查找表的方案相比,该方案能够以较小的硬件代价加速AES与Gr stl运算。 展开更多
关键词 精简指令计算机 处理器 高速缓存 并行表查找 寄存器堆 指令架构
在线阅读 下载PDF
64位微处理器体系结构发展回顾和展望(上)——2002年全国计算机体系结构学术会议技术报告
2
作者 张报昌 《电子科技》 2002年第23期30-36,共7页
本文从回顾和分析64位微处理器历史、现状、未来发展出发,说明Intel和HP合作开发的IA-64EPIC体系结构IPF系列的先进性和开放性以及发展潜力,它将要取代64位RISC芯片成为未来系统设计和企业应用的主流平台。
关键词 体系结构 处理器 2002年全国计算机体系结构学术会议 技术报告 IA-64指令 精简指令 RISC
在线阅读 下载PDF
多发射处理器的指令调度算法研究
3
作者 孙凌宇 冷明 +1 位作者 夏洁武 李金忠 《井冈山大学学报(自然科学版)》 2008年第6期25-27,35,共3页
RISC体系作为精简指令集计算机的兴起,使得多发射处理器的指令调度算法成为研究热点。本文从程序块划分和执行角度,讨论了多发射处理器的指令调度算法,介绍了几种局部指令和全局指令调度的影响力较大的算法。它们通过指令调度的优化,提... RISC体系作为精简指令集计算机的兴起,使得多发射处理器的指令调度算法成为研究热点。本文从程序块划分和执行角度,讨论了多发射处理器的指令调度算法,介绍了几种局部指令和全局指令调度的影响力较大的算法。它们通过指令调度的优化,提高多发射处理器内部功能部件的执行并行性。本文还给出了进一步研究方向,构造多发射结构多处理器并行处理系统,实现处理器之间的并行技术和处理器内部的并行技术的整合。 展开更多
关键词 精简指令计算机 处理器 多发射结构 指令调度算法
在线阅读 下载PDF
ARM微处理器中断响应时间的实验研究 被引量:7
4
作者 尹旭峰 苑士华 胡纪滨 《计算机工程》 CAS CSCD 北大核心 2011年第4期252-254,263,共4页
介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响... 介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响应时间基本相等,中断响应时间与CPU的运行时钟无关,只与中断控制器的运行时钟频率呈反比关系,启用高速缓存时的中断响应时间不到禁用高速缓存时的1/3。 展开更多
关键词 中断 响应 处理器 精简指令计算机
在线阅读 下载PDF
8位RISC微处理器核的参数化设计 被引量:4
5
作者 孙海平 高明伦 《微电子学与计算机》 CSCD 北大核心 2002年第1期23-26,共4页
文章分析了精简指令集的结构特征和嵌入式系统的应用需求,在设计出的8位RISC微处理器核的基础上,从指令集、存储空间等体系结构方面做了参数化设计和参数提取,讨论了硬件描述语言和运行于微处理器核上的程序对参数化设计的支持。参数化... 文章分析了精简指令集的结构特征和嵌入式系统的应用需求,在设计出的8位RISC微处理器核的基础上,从指令集、存储空间等体系结构方面做了参数化设计和参数提取,讨论了硬件描述语言和运行于微处理器核上的程序对参数化设计的支持。参数化的设计方法增强了IP核的灵活性和可重用性,可以在大批量设计片上系统的过程中充分使用参数化设计方法。 展开更多
关键词 处理器 体系结构 精简指令计算机 RISC 参数化设计
在线阅读 下载PDF
基于现场可编程门阵列的RISC处理器设计 被引量:1
6
作者 东野长磊 《计算机工程》 CAS CSCD 北大核心 2011年第11期242-244,共3页
基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方... 基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方法解决流水线相关性问题,并实现CPU的算术逻辑单元、控制单元、指令cache等关键模块设计。验证结果表明,该嵌入式RISC CPU的速度和稳定性均达到设计要求。 展开更多
关键词 现场可编程门阵列 精简指令计算机处理器 流水线相关性 算术逻辑单元
在线阅读 下载PDF
基于FPGA的32位RISC微处理器设计 被引量:4
7
作者 刘览 郑步生 施慧彬 《数据采集与处理》 CSCD 北大核心 2011年第3期367-373,共7页
提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流... 提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流水线级数而引入的流水线数据冲突问题给出了完整的解决方案。此外还设计了一种流水线结构的动态分支预测器用以解决微处理器分支冒险问题,其优点在于既能降低微处理器的CPI,同时又不会使流水线出现局部逻辑拥堵从而降低微处理器的主频。最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证。在FPGA芯片上的运行时钟频率可达146.628 MHz。 展开更多
关键词 精简指令计算机 处理器 流水线 分支预测
在线阅读 下载PDF
32位RISC嵌入式微处理器流水线设计
8
作者 王丽霞 孙长秋 《电子测试》 2016年第10期1-2,8,共3页
介绍了一32位RISC嵌入式微处理器(取名为Moon Core)的5级流水线的结构,即取指&译码(IF&ID)、读寄存器堆(RF)、执行(EXEC)、访存(DMEM)和写回(WB),详细介绍了各个流水级的主要部件的设计并分析了流水线相关问题及解决办法。
关键词 处理器 精简指令计算机 流水线
在线阅读 下载PDF
16位嵌入式微处理器核的设计及验证 被引量:1
9
作者 姚爱红 孙盟哲 吴剑 《计算机工程》 CAS CSCD 北大核心 2010年第23期234-236,239,共4页
采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器... 采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器核的RTL级描述,编写计算斐波那契数列的测试程序验证了HEUSoC-1的正确性。在Xilinx Spartan-2芯片上的统计结果表明,HEUSoC-1的资源占用率较低,处理器最高频率约为22 MHz,适合于对功耗和性价比要求严格的嵌入式应用领域。 展开更多
关键词 嵌入式系统 处理器 精简指令计算机 VERILOG硬件描述语言 现场可编程门阵列
在线阅读 下载PDF
网络处理器的分析与演进
10
作者 叶磊 卢军 曹丽 《光通信研究》 北大核心 2004年第5期41-43,64,共4页
文章从网络处理器的出现首先分析了网络处理器具备的基本功能特性,接着介绍了网络处理器体系结构的演进过程,在文章的最后部分对当前市场上的主流产品作了一个大概的介绍,并对网络处理器今后的发展作了简单的描述.
关键词 网络处理器 专用成电路 精简指令计算机 线速
在线阅读 下载PDF
多核处理器
11
《技术与市场》 2011年第7期566-566,共1页
Plurality是一家在以色列成立的种子公司,他们研制的通过硬件同步处理器/调度程序整合单核处理器技术,可以有效整合16个以上独立精简指令集计算机核心,并针对其多核处理器开发出一系列的周期精确仿真器,可以使几个程序同时高速运行。
关键词 多核处理器 精简指令计算机 调度程序 单核处理器 种子公司 高速运行 以色列 仿真器
在线阅读 下载PDF
应用于NV系综量子实验调控的数字锁相放大器设计与实现
12
作者 邓宇轩 徐南阳 +1 位作者 陈宝 周明媞 《合肥工业大学学报(自然科学版)》 北大核心 2025年第1期44-49,共6页
文章设计一种应用于金刚石氮空位(nitrogen-vacancy,NV)系综量子实验的数字锁相放大器。为实现高速模拟与数字信号的采样、输出以及软硬件协同与同步处理能力,设计采用ZYNQ-7010芯片作为核心器件,基于现场可编程门阵列(field programmab... 文章设计一种应用于金刚石氮空位(nitrogen-vacancy,NV)系综量子实验的数字锁相放大器。为实现高速模拟与数字信号的采样、输出以及软硬件协同与同步处理能力,设计采用ZYNQ-7010芯片作为核心器件,基于现场可编程门阵列(field programmable gate array,FPGA)与精简指令集计算机(reduced instruction set computer,RISC)微处理器(advanced RISC machines,ARM)内核的基本架构,同时搭载双路高采样率的模数转换器(analog to digital converter,ADC)和数模转换器(digital to analog converter,DAC)。整套系统可以同时进行多路锁相放大处理,输入模拟噪声低至1 nV/Hz 1/2,采样率高达125 MS/s,数据传输带宽可达800 Mib/s,具有集成化程度高、易操控、锁相准确性较高等特点。该设计成功应用在NV系综实验平台上,光探测磁共振(optically detected magnetic resonance,ODMR)实验及后续计算结果表明,使用文中锁相放大器的磁强计灵敏度可以达到1.23 nT/Hz 1/2。 展开更多
关键词 现场可编辑门阵列(FPGA) 精简指令计算机处理器(ARM) 模数转换器(ADC) 锁相放大器 光探测磁共振(ODMR)
在线阅读 下载PDF
地应力监测中定位与姿态数据采集系统设计 被引量:2
13
作者 谷静博 关桂霞 +3 位作者 赵海盟 谭翔 晏磊 王文祥 《计算机应用》 CSCD 北大核心 2014年第9期2752-2756,2760,共6页
针对地应力低频电磁监测中高效数据采集、精准授时和实时定姿定位问题,设计并实现了基于嵌入式的定位与姿态测量模块相结合的实时数据采集系统,以ARM微处理器(S3C6410)和嵌入式Linux作为系统控制核心平台,详细介绍了系统软硬件设计架构... 针对地应力低频电磁监测中高效数据采集、精准授时和实时定姿定位问题,设计并实现了基于嵌入式的定位与姿态测量模块相结合的实时数据采集系统,以ARM微处理器(S3C6410)和嵌入式Linux作为系统控制核心平台,详细介绍了系统软硬件设计架构,设计并完成定位与姿态测量特征数据提取算法,基于LCD触摸屏和Qt/Embedded进行数据采集处理终端的图形用户界面设计并实现人机交互;另外,系统在完成控制显示等功能的同时能将所需数据实时存储至SD卡,为后续数据分析提供依据。系统联调与外场实验验证表明:该系统能够完成定位与姿态数据的实时采集和处理,数据获取效率较高,有效解决了地应力监测中的实时定姿定位,能够高速、实时、可靠地进行地应力低频电磁监测。 展开更多
关键词 地应力监测 数据采 高级精简指令系统计算机 嵌入式LINUX QT/EMBEDDED
在线阅读 下载PDF
一种加速访存地址计算的编译优化
14
作者 高秀武 姜军 +1 位作者 白书敬 黄亮明 《计算机工程》 CAS CSCD 北大核心 2023年第1期173-180,共8页
在国产申威高性能多核服务器系统中,基础编译系统对应用程序中访存操作进行代码生成时,没有考虑国产处理器指令特征,导致编译器生成的访存地址计算代码效率较低,影响国产高性能处理器的性能。为充分发挥国产处理器高性能计算能力,提出... 在国产申威高性能多核服务器系统中,基础编译系统对应用程序中访存操作进行代码生成时,没有考虑国产处理器指令特征,导致编译器生成的访存地址计算代码效率较低,影响国产高性能处理器的性能。为充分发挥国产处理器高性能计算能力,提出一种加速访存地址计算的编译优化方法。加速访存地址计算编译优化基于处理器支持带扩展因子的运算指令,在编译器后端内存地址表达式合法性检查中,添加针对乘加模式的地址计算表达式合法性检查算法,自动识别地址表达式中存在的乘加运算并进行合法性检验,对符合条件的地址表达式在代码生成阶段匹配生成带扩展因子的运算指令来快速计算访存地址,从而加快访存指令的发射与执行以及应用程序中的访存地址生成,提升访存效率。使用行业标准性能测试集SPEC CPU2006对优化效果进行评测,结果表明,相比优化前SPECspeed Integer与SPECspeed Float Point两个子集,该优化方法平均性能分别提高了2.53%与1.50%。 展开更多
关键词 精简指令计算机 地址计算 代码生成 编译优化 多核处理器
在线阅读 下载PDF
掌上型核磁共振控制台的设计与实现
15
作者 李明道 姚守权 +3 位作者 徐俊成 吕兴龙 何丰丞 蒋瑜 《波谱学杂志》 CAS 2024年第3期257-265,共9页
常规的核磁共振仪器具有体积大,不易携带等缺点,限制了其在现场石油勘探、食品安全、环境污染、质检等领域的应用.为此,本文提出了一种掌上型核磁共振控制台设计方案,在一块可编程片上系统芯片Zynq-7000上,通过高级精简指令集计算机(Adv... 常规的核磁共振仪器具有体积大,不易携带等缺点,限制了其在现场石油勘探、食品安全、环境污染、质检等领域的应用.为此,本文提出了一种掌上型核磁共振控制台设计方案,在一块可编程片上系统芯片Zynq-7000上,通过高级精简指令集计算机(Advanced RISC Machine,ARM)核构建、现场可编程门阵列(Field Programmable Gate Array,FPGA)逻辑设计和控制程序设计,完成了整个掌上型核磁共振控制台的设计与实现.全部设计完成后,在课题组自研的0.5 T桌面式核磁共振系统上,进行了自由感应衰减(Free Induction Decay,FID)、自旋回波(Spin Echo,SE)和CPMG(Carr-Purcel1-Meiboom-Gill)几个基本脉冲序列的测试,验证了其整体架构设计的正确性和各个模块之间的协调性.设计的核磁共振控制台长10.6 cm,宽6.0 cm,高1.9 cm,在缩小体积的同时,还提高了脉冲序列的实时性和控制台的稳定性,为进一步研制便携式核磁共振仪器奠定了基础. 展开更多
关键词 核磁共振 控制台 现场可编程门阵列 高级精简指令计算机 小型化
在线阅读 下载PDF
下一代网络的核心技术——网络处理器 被引量:1
16
作者 张诗超 罗汉文 《通信技术》 2002年第5X期34-36,共3页
网络应用的飞速发展和对线速的智能化处理的需求导致了网络处理器的出现。可编程的网络处理器不但提供了以线速处理数据包的高性能的硬件功能,同时还具备极大的系统灵活性。虽然当前的网络处理器的结构设计各不相同,随着网络技术的发展... 网络应用的飞速发展和对线速的智能化处理的需求导致了网络处理器的出现。可编程的网络处理器不但提供了以线速处理数据包的高性能的硬件功能,同时还具备极大的系统灵活性。虽然当前的网络处理器的结构设计各不相同,随着网络技术的发展,网络处理器必将成为下一代网络的核心技术。结合当前的网络发展趋势,从现有的网络处理器的结构分析入手,论述了满足下一代网络应用需求的网络处理器应该具有的结构特点。 展开更多
关键词 网络处理器 线速 服务质量 精简指令计算机 特定用途成电路流水线 内容可寻址存储器
原文传递
基于ARM架构的嵌入式设备汇编语言程序优化
17
作者 仲冰 《智能物联技术》 2024年第6期39-42,共4页
随着技术的迅速发展,嵌入式设备广泛应用于很多行业,其中高级精简指令集计算机机器(Advanced Reduced Instruction Set Computer Machines,ARM)架构因其高效的处理能力和能源使用效率在市场中占据主导地位。嵌入式系统通常依赖汇编语言... 随着技术的迅速发展,嵌入式设备广泛应用于很多行业,其中高级精简指令集计算机机器(Advanced Reduced Instruction Set Computer Machines,ARM)架构因其高效的处理能力和能源使用效率在市场中占据主导地位。嵌入式系统通常依赖汇编语言进行底层操作和硬件直接交互,故汇编语言程序的优化对于提升整体性能和功耗管理极为关键。文章先介绍ARM架构的基本特征和分类,随后详细讨论嵌入式汇编语言的优化策略,包括高级语言与汇编语言的对比、常见的汇编语言优化技术及其应用场景。同时,探讨针对ARM架构的特定优化技术,如特有指令的性能优化、内存访问的优化管理,旨在提供一套完整的汇编语言程序优化框架和实践指南。 展开更多
关键词 高级精简指令计算机机器(ARM)架构 嵌入式设备 汇编语言程序优化
在线阅读 下载PDF
基于GPRS的供水管网无线监控管理系统 被引量:11
18
作者 吴叶兰 何向飞 叶斌 《计算机工程与设计》 CSCD 北大核心 2010年第1期19-21,44,共4页
为实现供水管网的信息化管理,提出了一种基于嵌入式技术和GPRS技术的供水管网远程监控系统设计方法。分析了系统功能,给出了系统总体设计方案。重点介绍了采用uCOS-II实时操作系统的数据采集终端软件设计,给出了利用GPRS网络和winsock... 为实现供水管网的信息化管理,提出了一种基于嵌入式技术和GPRS技术的供水管网远程监控系统设计方法。分析了系统功能,给出了系统总体设计方案。重点介绍了采用uCOS-II实时操作系统的数据采集终端软件设计,给出了利用GPRS网络和winsock网络编程技术实现无线数据传输的通信协议,利用ADO数据库访问技术设计了数据库管理系统。实验结果表明,该系统在GPRS业务平台上实现了对供水管网参数的实时采集、处理、无线传输及远程监控等功能。 展开更多
关键词 供水管网 通用分组无线业务 高级精简指令处理器 数据采 无线监控
在线阅读 下载PDF
基于FPGA的PLC并行定时器的设计 被引量:9
19
作者 张炜 李克俭 +1 位作者 蔡启仲 周曙光 《计算机工程与设计》 CSCD 北大核心 2013年第4期1244-1249,共6页
构建了一种采用ARM与FPGA协同并行工作实现定时功能的PLC控制系统。设计了ARM-FPGA系统的通信方式与协议,实现了ARM与FPGA之间快速高效的通信。由于PLC内部包含了数量较多的定时器,因此在FPGA中采用串行方式与并行方式相结合的方法实现... 构建了一种采用ARM与FPGA协同并行工作实现定时功能的PLC控制系统。设计了ARM-FPGA系统的通信方式与协议,实现了ARM与FPGA之间快速高效的通信。由于PLC内部包含了数量较多的定时器,因此在FPGA中采用串行方式与并行方式相结合的方法实现PLC定时功能,经过分析与测试可知,该设计方法不仅可以保证定时器的计时误差在1ms以内,还能提高系统工作效率与减少硬件资源耗用。通过对FPGA内部功能模块的仿真测试与ARM-FPGA系统联合测试,验证了ARM-FPGA系统可以初步实现PLC的预期功能,其中FPGA可以稳定精确地实现定时功能。 展开更多
关键词 可编程控制器 定时 现场可编程门阵列 高级精简指令计算机 通信 计时误差
在线阅读 下载PDF
一种时间-数字转换NIM插件的研制 被引量:4
20
作者 林延畅 王小斌 +3 位作者 陈少敏 高原宁 姜春华 钱文斌 《核电子学与探测技术》 CAS CSCD 北大核心 2008年第1期68-71,共4页
介绍一种实现时间-数字转换(TDC)功能的单插宽NIM插件的研制。该TDC插件主要包括基于CPLD的13Bit双沿触发计数器与相关逻辑控制电路,基于高速比较器的NIM-TTL电平转换电路,基于ARM微处理器的读数与通讯控制电路,以及电源变换电路... 介绍一种实现时间-数字转换(TDC)功能的单插宽NIM插件的研制。该TDC插件主要包括基于CPLD的13Bit双沿触发计数器与相关逻辑控制电路,基于高速比较器的NIM-TTL电平转换电路,基于ARM微处理器的读数与通讯控制电路,以及电源变换电路等单元电路。它有两组输入端口,分别用于接收来自两个输入端或同一输入端上顺次到达的Start和Stop信号。采用50MHz基准时钟时,该插件的有效时间间隔测量范围为0-81.91bts,最小分辨率为10ns。初步参数测试结果,以及在“子寿命测量实验中的应用效果均表明,该TDC插件具有线性度好、电路简洁、可靠性高、功耗低,成本低,而且易于升级等特点。 展开更多
关键词 核仪器插件(NIM) 时间擞字转换(TDC) 双沿触发计数器 复杂可编程逻辑器件(CPLD) 高级精简指令处理器(ARM)
在线阅读 下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部