期刊导航
期刊开放获取
唐山市科学技术情报研究..
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
利用FPGA实现DDR存储器控制器
被引量：
4
1
作者
柯昌松
侯朝焕
刘明刚
《计算机工程与应用》
CSCD
北大核心
2004年第34期110-111,224,共3页
DDRSDRAM以双倍的数据速率已成为存储器的主流,但目前广泛应用的微处理器和数字信号处理器并不支持DDRSDRAM。该文介绍一种通用DDRSRAM控制器的设计,以解决目前所存在的微处理器与DDRSDRAM之间的接口问题。
关键词
ddr
存储器控制器
fpga
时钟锁相环
在线阅读
下载PDF
职称材料
题名
利用FPGA实现DDR存储器控制器
被引量：
4
1
作者
柯昌松
侯朝焕
刘明刚
机构
中科院声学所数字集成部
出处
《计算机工程与应用》
CSCD
北大核心
2004年第34期110-111,224,共3页
基金
国家重点规划基础研究项目(编号:G1999032901)
文摘
DDRSDRAM以双倍的数据速率已成为存储器的主流,但目前广泛应用的微处理器和数字信号处理器并不支持DDRSDRAM。该文介绍一种通用DDRSRAM控制器的设计,以解决目前所存在的微处理器与DDRSDRAM之间的接口问题。
关键词
ddr
存储器控制器
fpga
时钟锁相环
Keywords
ddr memory controller
,
fpga
,
clock phase locked loop
分类号
TP332.3 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
利用FPGA实现DDR存储器控制器
柯昌松
侯朝焕
刘明刚
《计算机工程与应用》
CSCD
北大核心
2004
4
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
