期刊文献+
共找到17篇文章
< 1 >
每页显示 20 50 100
功率VDMOS器件的研究与发展 被引量:9
1
作者 杨法明 杨发顺 +3 位作者 张锗源 李绪诚 张荣芬 邓朝勇 《微纳电子技术》 CAS 北大核心 2011年第10期623-629,673,共8页
简要介绍了垂直双扩散功率场效应晶体管(VDMOS)的研究现状和发展历史。针对功率VDMOS器件击穿电压和导通电阻之间存在的矛盾,重点介绍了几种新型器件结构(包括沟槽栅VDMOS、超结VDMOS、半超结VDMOS)的工作原理和结构特点,以及其在制造... 简要介绍了垂直双扩散功率场效应晶体管(VDMOS)的研究现状和发展历史。针对功率VDMOS器件击穿电压和导通电阻之间存在的矛盾,重点介绍了几种新型器件结构(包括沟槽栅VDMOS、超结VDMOS、半超结VDMOS)的工作原理和结构特点,以及其在制造工艺中存在的问题。对不同器件结构的优缺点进行了比较分析。对一些新型衍生结构(包括侧面多晶硅栅VDMOS、边氧沟道VDMOS和浮岛VDMOS)的特点进行了分析,叙述了新型SiC材料在VD-MOS器件中应用的最新进展,并指出了存在的问题和未来发展趋势。 展开更多
关键词 功率器件 垂直双扩散功率场效应晶体管(VDMOS) 击穿电压 导通电阻 SIC材料
在线阅读 下载PDF
双极晶体管导通状态对功率纵向双扩散MOSFET静态电流-电压特性的影响 被引量:2
2
作者 高嵩 石广元 +1 位作者 张颖 赵野 《辽宁大学学报(自然科学版)》 CAS 2001年第4期336-339,348,共5页
通过对VDMOS结构器件测量的I—V特性和模拟结果的分析 ,发现在此结构中 ,寄生的双极管对器件性能具有不良影响 .可以来用一种新型的具有浅扩散p+区的自对准VDMOS结构 ,以完全消除寄生的BJT导通机制 。
关键词 功率纵向双扩散MOSFET 双极晶体管 电流-电压特性 半导体器件 VDMOS结构 导通状态 VDMOSFET
在线阅读 下载PDF
一种新型P沟道VDMOS复合耐压终端 被引量:2
3
作者 蒲石 杜林 张得玺 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2015年第6期70-74,共5页
针对终端结构耐压的提高,研究了高压P沟道垂直导电双扩散型场效应晶体管的场限环和场板复合耐压终端结构,提出了一种采用单N+偏移区场限环和多级场板复合的耐压终端结构.仿真发现,该结构能更有效地改善器件主结的边缘电场分布,从而提高... 针对终端结构耐压的提高,研究了高压P沟道垂直导电双扩散型场效应晶体管的场限环和场板复合耐压终端结构,提出了一种采用单N+偏移区场限环和多级场板复合的耐压终端结构.仿真发现,该结构能更有效地改善器件主结的边缘电场分布,从而提高了器件的整体击穿电压.根据以上理论,将该结构运用在一款大功率P沟道垂直导电双扩散型场效应晶体管器件上.经流片测试结果表明,该P沟道垂直导电双扩散型场效应晶体管器件样品的击穿电压为-90V,与仿真结果中主结击穿电压达到-91V有很好的吻合,证明了该结构设计的正确性. 展开更多
关键词 P沟道垂直导电双扩散型场效应晶体管 终端结构 场限环 N+偏移区 多级场板
在线阅读 下载PDF
功率VDMOSFET单粒子效应研究 被引量:4
4
作者 段雪 郎秀兰 +6 位作者 刘英坤 董四华 崔占东 刘忠山 孙艳玲 胡顺欣 冯彬 《微纳电子技术》 CAS 2008年第10期573-576,共4页
阐述了空间辐射环境下n沟功率VDMOSFET发生单粒子栅穿(SEGR)和单粒子烧毁(SEB)的物理机理。研究了多层缓冲局部屏蔽抗单粒子辐射的功率VDMOSFET新结构及相应硅栅制作新工艺。通过对所研制的漏源击穿电压分别为65V和112V两种n沟功率VDMOS... 阐述了空间辐射环境下n沟功率VDMOSFET发生单粒子栅穿(SEGR)和单粒子烧毁(SEB)的物理机理。研究了多层缓冲局部屏蔽抗单粒子辐射的功率VDMOSFET新结构及相应硅栅制作新工艺。通过对所研制的漏源击穿电压分别为65V和112V两种n沟功率VDMOS-FET器件样品进行锎源252Cf单粒子模拟辐射实验,研究了新技术VDMOSFET的单粒子辐射敏感性。实验结果表明,两种器件样品在锎源单粒子模拟辐射实验中的漏源安全电压分别达到61V和110V,验证了新结构和新工艺在提高功率VDMOSFET抗单粒子效应方面的有效性。 展开更多
关键词 功率纵向双扩散金属氧化物半导体场效应晶体管 单粒子栅穿 单粒子烧毁 缓冲屏蔽 锎源
在线阅读 下载PDF
一种200V/100A VDMOS器件开发 被引量:1
5
作者 焦世龙 翁长羽 晋虎 《电子与封装》 2010年第7期20-23,共4页
分析了功率MOSFET最大额定电流与导通电阻的关系,讨论了平面型中压大电流VDMOS器件设计中导通电阻、面积和开关损耗的折衷考虑,提出了圆弧形沟道布局以增大沟道宽度,以及栅氧下部分非沟道区域采用局域氧化技术以减小栅电容的方法,并据... 分析了功率MOSFET最大额定电流与导通电阻的关系,讨论了平面型中压大电流VDMOS器件设计中导通电阻、面积和开关损耗的折衷考虑,提出了圆弧形沟道布局以增大沟道宽度,以及栅氧下部分非沟道区域采用局域氧化技术以减小栅电容的方法,并据此设计了一种元胞结构。详细论述了器件制造过程中的关键工艺环节,包括栅氧化、光刻套准、多晶硅刻蚀、P阱推进等。流水所得VDMOS实测结果表明,该器件反向击穿特性良好,栅氧耐压达到本征击穿,阈值电压2.8V,导通电阻仅25mΩ,器件综合性能良好。 展开更多
关键词 功率器件 垂直双扩散金属-氧化物-半导体场效应晶体管 元胞
在线阅读 下载PDF
功率集成器件及其兼容技术的发展 被引量:4
6
作者 乔明 袁柳 《电子与封装》 2021年第4期71-86,共16页
功率集成器件在交流转直流(AC/DC)电源转换IC、高压栅驱动IC、LED驱动IC等领域均有着广泛的应用。介绍了典型的可集成功率高压器件,包括不同电压等级的横向双扩散金属氧化物半导体场效应晶体管(LDMOS)以及基于硅和SOI材料的横向绝缘栅... 功率集成器件在交流转直流(AC/DC)电源转换IC、高压栅驱动IC、LED驱动IC等领域均有着广泛的应用。介绍了典型的可集成功率高压器件,包括不同电压等级的横向双扩散金属氧化物半导体场效应晶体管(LDMOS)以及基于硅和SOI材料的横向绝缘栅双极型晶体管(LIGBT),此外还介绍了高低压器件集成的BCD工艺和其他的功率集成关键技术,包括隔离技术、高压互连技术、dV/dt技术、di/dt技术、抗闩锁技术等,最后讨论了功率集成器件及其兼容技术的发展趋势。 展开更多
关键词 功率集成器件 横向双扩散金属氧化物半导体场效应晶体管 横向绝缘栅双极型晶体管 BCD工艺 兼容技术
在线阅读 下载PDF
1GHz微波功率MOSFET的研究 被引量:5
7
作者 祁斌 刘英坤 王长河 《半导体技术》 CAS CSCD 北大核心 2000年第1期22-24,共3页
分析了影响VDMOS器件频率性能的一些关键参数,研制出1GHz输出功率10W,增益8dB的VDMOS器件。验证了VDMOS器件在这一频段的工作性能。测试结果与设计指标和理论计算基本符合,说明理论分析准确。
关键词 微波 功率 MOS 场效应晶体管
在线阅读 下载PDF
VDMOS横向变掺杂终端的优化与设计 被引量:3
8
作者 赵磊 冯全源 《电子元件与材料》 CAS CSCD 北大核心 2018年第9期53-56,共4页
击穿电压是垂直双扩散场效应晶体管(VDMOS)最重要的参数之一,器件的耐压能力主要由终端决定,终端区耗尽层边界的曲率半径制约了击穿电压的提升。横向变掺杂(Variable Lateral Doping)技术是调整深阱杂质的注入开窗和掩膜间距,在终端形... 击穿电压是垂直双扩散场效应晶体管(VDMOS)最重要的参数之一,器件的耐压能力主要由终端决定,终端区耗尽层边界的曲率半径制约了击穿电压的提升。横向变掺杂(Variable Lateral Doping)技术是调整深阱杂质的注入开窗和掩膜间距,在终端形成一个渐变的P型轻掺杂区,使反向偏压下终端区耗尽层边界的曲率半径变大。通过计算机仿真软件Sentaurus TCAD设计了一种650 V横向变掺杂结构终端。仿真结果表明,横向变掺杂结构终端可以有效缩小芯片面积和提高击穿电压,横向变掺杂结构终端的反向击穿电压为700 V,终端长度为118μm。与有相同击穿电压的场限环结构终端相比,其终端长度减小了25. 8%。此外,工艺设计复杂,但设计方法可以作为实际制造的参考。 展开更多
关键词 垂直双扩散场效应晶体管(VDMOS) 场限环 横向变掺杂 击穿电压 终端 功率器件
在线阅读 下载PDF
Modeling and Parameter Extraction of VDMOSFET
9
作者 赖柯吉 张莉 田立林 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2002年第3期251-256,共6页
A sub circuit model for VDMOS is built according to its physical structure.Parameters and formulas describing the device are also derived from this model.Comparing to former results,this model avoids too many technic... A sub circuit model for VDMOS is built according to its physical structure.Parameters and formulas describing the device are also derived from this model.Comparing to former results,this model avoids too many technical parameters and simplify the sub circuit efficiently.As a result of numeric computation,this simple model with clear physical conception demonstrates excellent agreements between measured and modeled response (DC error within 5%,AC error within 10%).Such a model is now available for circuit simulation and parameter extraction. 展开更多
关键词 vertical double diffused MOSFET parameter extraction sub circuit model JFET effect
在线阅读 下载PDF
具有ESD防护及过流保护功能的VDMOS设计
10
作者 何建 谭开洲 +6 位作者 陈光炳 徐学良 王建安 谢家雄 任敏 李泽宏 张金平 《半导体技术》 CAS CSCD 北大核心 2012年第8期612-616,共5页
提出了一种芯片集成实现ESD防护及过流保护功能的VDMOS器件设计。在对电流采样原理分析的基础上,提出了一种适用于功率器件的局域电流采样方法及对应的过流保护电路结构,该方案具有结构简单、低功耗的特点。利用反向串联多晶硅二极管实... 提出了一种芯片集成实现ESD防护及过流保护功能的VDMOS器件设计。在对电流采样原理分析的基础上,提出了一种适用于功率器件的局域电流采样方法及对应的过流保护电路结构,该方案具有结构简单、低功耗的特点。利用反向串联多晶硅二极管实现对VDMOS器件栅氧化层的ESD保护。完成了VDMOS的工艺流程设计,实现了保护电路中各子元件与主功率器件的工艺兼容。二维数值模拟表明:所设计的过流保护电路在室温下能实现38.4 A的限流能力,ESD保护能够达到2 000 V(HBM),能有效提高VDMOS在系统中的稳定性和可靠性。 展开更多
关键词 垂直导电双扩散场效应晶体管(VDMOS) 过流保护 静电放电(ESD) 功率器件 可靠性
在线阅读 下载PDF
L波段高功率密度LDMOS脉冲功率测试方法
11
作者 王帅 李科 +2 位作者 丛密芳 杜寰 韩郑生 《半导体技术》 CAS CSCD 北大核心 2012年第10期819-823,共5页
报道了在工作电压50 V、频率1.2 GHz下,功率密度1.2 W/mm射频LDMOS功率器件的研制结果。由于大功率LDMOS功率器件输入阻抗小,在50Ω负载牵引系统下测试容易出现低频振荡,严重损坏待测器件。为了消除这种低频振荡,更好地进行功率测试,研... 报道了在工作电压50 V、频率1.2 GHz下,功率密度1.2 W/mm射频LDMOS功率器件的研制结果。由于大功率LDMOS功率器件输入阻抗小,在50Ω负载牵引系统下测试容易出现低频振荡,严重损坏待测器件。为了消除这种低频振荡,更好地进行功率测试,研究采用了直通-反射-传输线(TRL)低阻抗测试夹具。此种夹具可以很好地抑制低频率的功率增益,消除低频振荡;而且使阻抗调节器获得更多的低阻抗点,提高负载牵引系统测试的准确度。在低阻抗的负载牵引系统测试环境下,1.2 GHz下,脉冲输出功率在1 dB压缩点为109.4 W,功率密度达到1.2 W/mm。 展开更多
关键词 横向双扩散场效应管器件 L波段 功率密度 脉冲功率 TRL低阻抗测试夹具
在线阅读 下载PDF
一种适合于OLED电视电源应用的新型超级结MOSFET
12
作者 王俊生 肖胜安 彭俊彪 《半导体技术》 CAS 北大核心 2020年第12期948-956,共9页
提出了一种新型超级结MOSFET结构,通过优化Si表面漂移区的杂质分布以抑制器件的结型场效应管(JFET)效应,改善器件特性。首先通过技术计算机辅助设计(TCAD)模拟并对比了新型超级结MOSFET和现有超级结MOSFET的电场强度分布、栅漏耦合电容... 提出了一种新型超级结MOSFET结构,通过优化Si表面漂移区的杂质分布以抑制器件的结型场效应管(JFET)效应,改善器件特性。首先通过技术计算机辅助设计(TCAD)模拟并对比了新型超级结MOSFET和现有超级结MOSFET的电场强度分布、栅漏耦合电容随漏极电压的变化和开关过程,发现600 V新型超级结MOSFET比现有600 V超级结MOSFET的击穿电压提高了15 V、比导通电阻减小约3%,开关特性得到了大幅改善,器件关断时漏极电压尖峰降低41 V,栅极电压尖峰降低10 V。该新型超级结MOSFET在国内晶圆制造平台上成功制作,获得了优异的器件性能。在300 W有机发光二极管(OLED)电视电源板上进行替代纵向双扩散MOSFET(VDMOSFET)的对比测试,发现电源系统使用该新型超级结MOSFET比使用现有超级结MOSFET,其电磁干扰(EMI)性能改善了4.32~5.8 dB;与使用VDMOSFET相比,在保持EMI性能同等水平的同时,系统效率提高了0.52%。 展开更多
关键词 超级结MOSFET 纵向双扩散MOSFET(VDMOSFET) 电磁干扰(EMI) 有机发光二极管(OLED)电视电源
在线阅读 下载PDF
VDMOS准饱和特性数学模型研究
13
作者 李洪朋 鲍嘉明 《固体电子学研究与进展》 CAS CSCD 北大核心 2014年第3期262-267,共6页
借助电脑软件仿真深入研究了VDMOS电场分布特性,并且从数学角度研究了VDMOS漂移区垂直方向上电压降落的情况。建立了VDMOS准饱和特性的数学模型,给出了VDMOS工作在临界准饱和区域的栅极电压的计算方法,为器件工作的安全区域设定了边界... 借助电脑软件仿真深入研究了VDMOS电场分布特性,并且从数学角度研究了VDMOS漂移区垂直方向上电压降落的情况。建立了VDMOS准饱和特性的数学模型,给出了VDMOS工作在临界准饱和区域的栅极电压的计算方法,为器件工作的安全区域设定了边界条件。在研究过程中发现,VDMOS漂移区垂直方向上的电场最大值出现的位置基本固定不变,它不随着栅极电压、漂移区掺杂浓度和栅氧厚度的变化而变化,而是随着漏电压的变化而变化,这主要是由于漂移区内B区域横截面积和电子速度都在随着栅极电压的增大而增大造成的。此结论不仅为文中准饱和模型的创建提供了一种简便的方法,而且对以往模型的简化和改进提供了理论依据。 展开更多
关键词 垂直双扩散金属-氧化物半导体场效应晶体管 准饱和特性 垂直电场 横截面积 电子速度 栅极电压
在线阅读 下载PDF
一种新型高压功率器件终端结构的实现 被引量:1
14
作者 李理 《半导体技术》 CAS CSCD 北大核心 2016年第3期215-218,228,共5页
基于实际生产需求,通过软件仿真对一种新型高压功率器件的终端结构进行了优化设计,并制备了性能良好的器件。使用TCAD软件对新型终端的性能进行了仿真,并对终端结构参数进行了优化。仿真结果表明,新结构可以有效缩小终端面积并提高器件... 基于实际生产需求,通过软件仿真对一种新型高压功率器件的终端结构进行了优化设计,并制备了性能良好的器件。使用TCAD软件对新型终端的性能进行了仿真,并对终端结构参数进行了优化。仿真结果表明,新结构可以有效缩小终端面积并提高器件的击穿电压。经过生产工艺优化,对采用新型终端结构和传统结构的垂直双扩散场效应晶体管(VDMOS)(650 V)产品分别进行了流片。实测结果表明,采用新型终端结构器件的反向击穿电压为750 V,终端宽度为119μm,产品良率大于90%。与有相同击穿电压采用传统结构的VDMOS相比,其终端宽度缩小50%以上,良率基本相同。 展开更多
关键词 场限环 终端结构 功率器件 击穿电压 垂直双扩散场效应晶体管(VDMOS)
在线阅读 下载PDF
一种新型VDMOS器件结构的设计与实现 被引量:2
15
作者 董子旭 王万礼 +2 位作者 赵晓丽 张馨予 刘晓芳 《太赫兹科学与电子信息学报》 2022年第4期402-406,共5页
垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件是一种以多子为载流子的器件,具有开关速度快、开关损耗小、输入阻抗高、工作频率高以及热稳定性好等特点。提出一款60 V平面栅VDMOS器件的设计与制造方法,开发出一种新结构方案,通... 垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件是一种以多子为载流子的器件,具有开关速度快、开关损耗小、输入阻抗高、工作频率高以及热稳定性好等特点。提出一款60 V平面栅VDMOS器件的设计与制造方法,开发出一种新结构方案,通过减少一层终端层版图的光刻,将终端结构与有源区结构结合在一张光刻版上,并在终端工艺中设计了一种改善终端耐压的钝化结构,通过使用聚酰亚胺光刻胶(PI)钝化工艺代替传统的氮化硅钝化层。测试结果表明产品满足设计要求,以期为其他规格的芯片设计提供一种新的设计思路。 展开更多
关键词 功率器件 垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS) 终端结构 击穿电压 钝化工艺
在线阅读 下载PDF
功率VDMOS器件高温直流应力下退化及失效机理研究
16
作者 石磊 陈旭华 《上海第二工业大学学报》 2019年第1期36-41,共6页
研究了垂直双扩散金属氧化物半导体(VDMOS)功率器件在高温和直流应力下的退化和失效过程及机理。测量了栅极阈值电压[U_(GS(th))]、栅极-源极漏电流(I_(GSS))、静态漏极-源极通态电阻[R_(DS(on))]、漏极-源极击穿电压(U_(DSS)),发现R_(D... 研究了垂直双扩散金属氧化物半导体(VDMOS)功率器件在高温和直流应力下的退化和失效过程及机理。测量了栅极阈值电压[U_(GS(th))]、栅极-源极漏电流(I_(GSS))、静态漏极-源极通态电阻[R_(DS(on))]、漏极-源极击穿电压(U_(DSS)),发现R_(DS(on))在应力时间672~864 h范围内开始变大直至测试结束,其他各项电学参数总体保持稳定。测量了器件结到热沉的热阻(R_(TH)), R_(TH)保持稳定。研究表明器件的栅极、漏极、器件内部结构和焊料、管壳基本不受应力影响。对烧毁的器件进行微区分析,扫描电镜图片表明损坏区域在源极上表层和源极引线位置,和电学参数、R_(TH)值的分析相一致。R_(DS(on))的增加是由包括引线在内的源极封装和源极欧姆接触电阻增大导致,超过阈值时将导致器件烧毁。研究结果有助于提高恶劣工况下的VDMOS功率器件可靠性。 展开更多
关键词 微电子学 固体电子学 垂直双扩散金属氧化物半导体 可靠性 退化 失效
在线阅读 下载PDF
A thru-reflect-line calibration for measuring the characteristics of high power LDMOS transistors 被引量:1
17
作者 王帅 李科 +3 位作者 姜一波 丛密芳 杜寰 韩郑生 《Journal of Semiconductors》 EI CAS CSCD 2013年第3期43-47,共5页
The impedance and output power measurements of LDMOS transistors are always a problem due to their low impedance and lead widths.An improved thru-reflect-line(TRL) calibration algorithm for measuring the characteristi... The impedance and output power measurements of LDMOS transistors are always a problem due to their low impedance and lead widths.An improved thru-reflect-line(TRL) calibration algorithm for measuring the characteristics of L-band high power LDMOS transistors is presented.According to the TRL algorithm,the individual two-port S parameters of each fixture half can be obtained.By de-embedding these S parameters of the test fixture,an accurate calibration can be made.The improved TRL calibration algorithm is successfully utilized to measure the characteristics of an L-band LDMOS transistor with a 90 mm gate width.The impedance of the transistor is obtained,and output power at 1 dB compression point can reach as much as 109.4 W at 1.2 GHz, achieving 1.2 W/mm power density.From the results,it is seen that the presented TRL calibration algorithm works well. 展开更多
关键词 thru-reflect-line lateral double-diffused MOSFET low impedance test fixture IMPEDANCE output power
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部