"同芯Ⅳ"是中国科学院微电子研究所通信与多媒体SOC实验室设计的一款多核异构处理器。本文将电子系统级(Electronic System Level,ESL)设计方法成功应用于该处理器SOC设计,通过SystemC对系统关键单元MIPS处理器建模,利用Visua..."同芯Ⅳ"是中国科学院微电子研究所通信与多媒体SOC实验室设计的一款多核异构处理器。本文将电子系统级(Electronic System Level,ESL)设计方法成功应用于该处理器SOC设计,通过SystemC对系统关键单元MIPS处理器建模,利用Visual Studio和Modelsim等工具进行软硬件协同设计、验证。实践证明利用SystemC模型进行软硬件协同设计有效提高了开发并行度,缩短开发周期,为验证和性能优化提供了详尽的参考数据,简化了调试。展开更多
为研究系统建模应用于处理器架构设计、性能分析的方法,基于SystemC建模语言,提出一种"结构框图-模块细化-模型映射"自顶向下规范化的系统模型建立方法,以此方法建立MIPS(microprocessor without interlocked piped stages)...为研究系统建模应用于处理器架构设计、性能分析的方法,基于SystemC建模语言,提出一种"结构框图-模块细化-模型映射"自顶向下规范化的系统模型建立方法,以此方法建立MIPS(microprocessor without interlocked piped stages)架构处理器的周期精确模型。研究用系统级模型进行系统架构设计的方法,分析不同高速缓存Cache的设计对处理器性能的影响。仿真结果表明,L1(Level 1)级Cache采用2路或4路、容量在4KB到32KB之间比较合适。展开更多
本文介绍了软件定义无线电(Software Defined Radio,SDR)的概念,分析了当前以SDR为基础的处理器的不足,设计了一个新型的SDR阵列处理器的模型,并对它进行建模,最后使用System C进行建模验证,满足SDR处理器既有数据并行计算能力,又有非...本文介绍了软件定义无线电(Software Defined Radio,SDR)的概念,分析了当前以SDR为基础的处理器的不足,设计了一个新型的SDR阵列处理器的模型,并对它进行建模,最后使用System C进行建模验证,满足SDR处理器既有数据并行计算能力,又有非数据并行计算能力。展开更多
文摘"同芯Ⅳ"是中国科学院微电子研究所通信与多媒体SOC实验室设计的一款多核异构处理器。本文将电子系统级(Electronic System Level,ESL)设计方法成功应用于该处理器SOC设计,通过SystemC对系统关键单元MIPS处理器建模,利用Visual Studio和Modelsim等工具进行软硬件协同设计、验证。实践证明利用SystemC模型进行软硬件协同设计有效提高了开发并行度,缩短开发周期,为验证和性能优化提供了详尽的参考数据,简化了调试。
