期刊文献+
共找到9篇文章
< 1 >
每页显示 20 50 100
基于总线的B码解调 被引量:2
1
作者 徐荣 袁嗣杰 周朝猛 《电讯技术》 2008年第1期98-101,共4页
目前采用软件无线电技术对航天测控设备进行高度集成化设计,系统各功能模块均被集成于基带设备工控机中,针对集成化后的基带设备,提出统一的基于总线并采用软件解调的B码解调设计方案。此设计方案采用单片机软件解调的方法,解决了采用... 目前采用软件无线电技术对航天测控设备进行高度集成化设计,系统各功能模块均被集成于基带设备工控机中,针对集成化后的基带设备,提出统一的基于总线并采用软件解调的B码解调设计方案。此设计方案采用单片机软件解调的方法,解决了采用硬件电路解调带来的设备量大的问题,节省了硬件资源,可以为相关设计提供借鉴。 展开更多
关键词 航天测控 软件无线电 B码解调 ISA总线 单片机 可编程逻辑器件
在线阅读 下载PDF
基于软件定义片上可编程系统的卷积神经网络加速器设计 被引量:1
2
作者 苗凤娟 王一鸣 陶佰睿 《科学技术与工程》 北大核心 2019年第34期267-271,共5页
针对图像识别领域卷积神经网络(convolutional neural network,CNN)的计算需求,根据CNN的结构特点,设计出一种基于软件定义片上可编程系统(software defined system on chip,SDSoC)的加速器。首先通过修改CNN网络结构文件,选用修正线性... 针对图像识别领域卷积神经网络(convolutional neural network,CNN)的计算需求,根据CNN的结构特点,设计出一种基于软件定义片上可编程系统(software defined system on chip,SDSoC)的加速器。首先通过修改CNN网络结构文件,选用修正线性单元(rectified linear unit,ReLU)作为激励函数,在虚拟机上训练出卷积神经网络的参数。最终完成一种占用硬件资源少,图像识别时间短和精度高的CNN硬件加速器。实验结果表明,与传统的CPU对比其识别精度提高至80%以上,消耗仅占其4.16%,识别时间从通用CPU的十几秒缩短至毫秒。资源消耗与识别时间都得到了很大程度的降低,为进一步加速提供了参考价值。 展开更多
关键词 图像识别 网络结构 卷积神经网络 软件定义片上可编程系统 加速器 精度
在线阅读 下载PDF
基于MPSoC的Sub-6 GHz频段SDR测试系统设计与实现 被引量:2
3
作者 黄继业 谢辉 董哲康 《实验室研究与探索》 CAS 北大核心 2022年第8期14-18,76,共6页
为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流... 为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流传输。采用软硬件协同设计思想,具备高可重构性和移植性,其中,硬件/PL逻辑部分负责射频信号到基带信号的转换与信号处理;软件部分依托Petalinux和Libiio的加持,可对测试系统进行全局控制。此外,该系统还拥有超宽调谐范围、可配置MIMO等优势,可作为5G SDR实验平台使用。经高带宽信号收发实验验证,该测试系统满足5G Sub-6 GHz信号收发链路要求,信道可靠性较高,在5G信号测试和算法原型验证方面,具有一定的应用价值。 展开更多
关键词 通信测试 单芯片集成多处理器片上系统 第五代移动通信技术 宽带收发器 软件无线电实验平台
在线阅读 下载PDF
小型化软件无线电硬件平台关键技术研究 被引量:11
4
作者 沈聪 武龙 《航空电子技术》 2019年第1期45-52,共8页
软件无线电硬件平台的发展趋势不仅是追求更多功能和更高性能,而且小型化和轻量化也成为其未来发展的方向。面向机载软件无线电系统,在分析现有架构的基础上,从改进设计架构、增加资源集成度和提高资源利用率三个角度切入,对射频采样、... 软件无线电硬件平台的发展趋势不仅是追求更多功能和更高性能,而且小型化和轻量化也成为其未来发展的方向。面向机载软件无线电系统,在分析现有架构的基础上,从改进设计架构、增加资源集成度和提高资源利用率三个角度切入,对射频采样、封装系统、片上系统和局部重配置等关键技术进行了研究,并提出对应的设计方法,为构建小型化的软件无线电硬件平台提供了参考。 展开更多
关键词 软件无线电 小型化 采样 封装系统(SIP) 片上系统(SOC) 局部重配置
在线阅读 下载PDF
嵌入式软件无线电系统设计 被引量:1
5
作者 羌凌飞 洪露 《指挥信息系统与技术》 2014年第1期63-67,72,共6页
软件无线电平台为作战人员开启了一种全新的类似互联网的话音、数据及图像发送与接收方式。提出了运用基于可编程门阵列(FPGA)的可编程片上系统(SOPC)嵌入式设计方法构造软件无线电系统。该系统包括数模/模数(AD/DA)转换器、数控自动增... 软件无线电平台为作战人员开启了一种全新的类似互联网的话音、数据及图像发送与接收方式。提出了运用基于可编程门阵列(FPGA)的可编程片上系统(SOPC)嵌入式设计方法构造软件无线电系统。该系统包括数模/模数(AD/DA)转换器、数控自动增益控制、微控制单元(MCU)和FPGA等模块,利用并行总线完成对系统数模转换器(DAC)参数配置、自动增益控制以及调制解调数据的显示与传输。该系统相对于常规系统完成了正交相移键控(QPSK)系统的调制信号产生、数字下变频和信号解调等功能,实现了中频数据传输。 展开更多
关键词 软件无线电平台 可编程片上系统 正交相移键控
在线阅读 下载PDF
基于SoPC的通用调制解调器
6
作者 廖圣鹏 赵秋明 +1 位作者 章敏 刘杨 《电子设计工程》 2009年第12期68-70,共3页
研究软件无线电中的通用调制解调器的设计方法。针对软件无线电调制解调器的性能要求,提出以可编程片上系统SoPC(System on a Programmable Chip)技术为核心,以坐标旋转数值计算CORDIC理论为基础的设计方法,实现SoPC系统的软硬件协同设... 研究软件无线电中的通用调制解调器的设计方法。针对软件无线电调制解调器的性能要求,提出以可编程片上系统SoPC(System on a Programmable Chip)技术为核心,以坐标旋转数值计算CORDIC理论为基础的设计方法,实现SoPC系统的软硬件协同设计。结果表明,该系统具有结构简单、成本低等优点,并充分体现软件无线电的灵活性和开放性,满足实际应用需求。 展开更多
关键词 软件无线电(SDR) 可编程片上系统(SoPC) CORDIC算法 通用调制解调
在线阅读 下载PDF
一种基于偏移编码特里树的高效IP寻址算法 被引量:2
7
作者 李建辉 张永棠 《计算机工程》 CAS CSCD 北大核心 2017年第4期84-89,共6页
提出一种新的偏移编码特里树(OET)的IP寻址算法,即采用OET表示一组IP前缀规则,以减少其存储空间需求。OET的每个节点仅维护1个下一跳步位图和1个偏移值,不需要孩子指针和下一跳步指针,从而提高了IP寻址性能。采用实际IP前缀规则集进行... 提出一种新的偏移编码特里树(OET)的IP寻址算法,即采用OET表示一组IP前缀规则,以减少其存储空间需求。OET的每个节点仅维护1个下一跳步位图和1个偏移值,不需要孩子指针和下一跳步指针,从而提高了IP寻址性能。采用实际IP前缀规则集进行实验评估,与树位图特里树相比,对于实际IPv4和IPv6前缀规则集,OET在存储空间开销上分别减少60%~76%和55%~63%,是一种存储高效的数据结构,整个OET可存储在片上存储器中,能实现高速的IP地址查找,满足虚拟路由器和软件路由器的可扩展性要求。 展开更多
关键词 路由器 IP寻址 最长前缀匹配 偏移编码特里树 软件定义网络 片上存储器
在线阅读 下载PDF
一种零中频架构的多通道软件无线电平台设计 被引量:1
8
作者 邓湖明 《电子质量》 2020年第8期47-53,共7页
该文通过对多通道MIMO软件无线SDR平台的应用需求和技术指标的特性研究,设计了一种基于Zynq Ultra Scale+MPSOC系列FPGA和零中频射频集成芯片AD9361的多通道MIMO软件无线电平台解决方案,该文详细介绍了射频集成芯片AD9361和Ultra Scale+... 该文通过对多通道MIMO软件无线SDR平台的应用需求和技术指标的特性研究,设计了一种基于Zynq Ultra Scale+MPSOC系列FPGA和零中频射频集成芯片AD9361的多通道MIMO软件无线电平台解决方案,该文详细介绍了射频集成芯片AD9361和Ultra Scale+MPSOC的内部原理和多通道MIMO软件无线电平台硬件架构设计,并基于该平台开展了8PSK波形验证,通过验证结果表明,该平台性能优越具有较强的灵活性、开放性和易拓展性,满足新一代软件无线电平台需求。 展开更多
关键词 多通道 射频集成芯片 软件无线电
在线阅读 下载PDF
可重构计算:软件可定义的计算引擎 被引量:9
9
作者 魏少军 李兆石 +1 位作者 朱建峰 刘雷波 《中国科学:信息科学》 CSCD 北大核心 2020年第9期1407-1426,共20页
随着科技快速进步,新兴应用不断涌现.无法响应软件变化的芯片,如专用集成电路(application-specific integrated circuit, ASIC),将因为生命周期过短,面临一次性工程成本(non-recurring engineering,NRE)过高的难题.与此同时,随着摩尔定... 随着科技快速进步,新兴应用不断涌现.无法响应软件变化的芯片,如专用集成电路(application-specific integrated circuit, ASIC),将因为生命周期过短,面临一次性工程成本(non-recurring engineering,NRE)过高的难题.与此同时,随着摩尔定律(Moore’s law)和迪纳徳定律(Dennard scaling)走向终结,未来集成电路工艺更新带来的能效收益越来越小,通用处理器可实现的计算能力被芯片功耗约束.近几年兴起的领域定制加速器(domain-specific accelerator, DSA)通过针对特定应用领域的计算模式,定制芯片架构,以期兼顾能量效率和特定领域内的灵活性.但目前DSA面向硬件定制软件,这导致软件生态碎片化,程序员学习成本增大.未来芯片设计需要兼顾灵活性、能量效率和可编程性.软件定义芯片(software-defined chip, SDC)在这一需求下成为了研究热点.可重构芯片通过融合处理器的高灵活性、ASIC的高能效,并通过重构提供了在运行时根据软件定制芯片架构的能力,是当前SDC的研究热点.本文首先回顾SDC的研究动机,然后分析可重构芯片如何满足SDC的需求,之后探讨当前可重构芯片面临的挑战,最后阐述为了实现SDC,可重构芯片未来的发展方向. 展开更多
关键词 软件定义芯片 可重构计算 领域定制架构 能量效率 可编程性
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部