期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到3篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于改进的BOOTH编码的高速32×32位并行乘法器设计 被引量：4
1
作者 刘强 王荣生 《计算机工程》 EI CAS CSCD 北大核心 2005年第6期200-202,共3页
采用了一种改进的基—4 BOOTH编码方案,设计了一种高速32×32-b定/浮点并行乘法器。乘法器电路利用CPL逻辑来实现。通过对关键延时路径中的(4:2)压缩器和64位加法器的优化设计,可以在20ns内完成一次乘法运算。乘法器的设计由0.45um... 采用了一种改进的基—4 BOOTH编码方案,设计了一种高速32×32-b定/浮点并行乘法器。乘法器电路利用CPL逻辑来实现。通过对关键延时路径中的(4:2)压缩器和64位加法器的优化设计,可以在20ns内完成一次乘法运算。乘法器的设计由0.45um的双层金属CMOS工艺实现,工作电压为3.3V,用于自适应数字滤波运算中。 展开更多
关键词 乘法器 BOOTH编码 CPL
在线阅读 下载PDF
一种3级流水线wallace树压缩器的硬件设计 被引量：6
2
作者 常静波 郭立 《微电子学与计算机》 CSCD 北大核心 2005年第1期160-162,165,共4页
本文提出了一种针对32位浮点乘法运算的三级流水线wallace树压缩器。首先设计出4-2和3-2压缩器,然后由其构成wallace树结构的压缩器,在部分积整个压缩过程中,采用三级流水线,大大提高了浮点运算中尾数处理的速度。该压缩器采用了模块化... 本文提出了一种针对32位浮点乘法运算的三级流水线wallace树压缩器。首先设计出4-2和3-2压缩器,然后由其构成wallace树结构的压缩器,在部分积整个压缩过程中,采用三级流水线,大大提高了浮点运算中尾数处理的速度。该压缩器采用了模块化设计,并用VHDL进行了描述,使用了modelsimXEII5.6a仿真软件进行了波形仿真,并用synplify/synplifypro综合工具比较了由两种不同4-2压缩单元所构成的wallace树压缩器的综合结果,选出最佳的一种。此压缩器已作为一个压缩模块,用在32位浮点乘法器的软核设计中,得到了很好的结果。 展开更多
关键词 4-2压缩器 3-2压缩器 WALLACE树 流水线 部分积压缩器
在线阅读 下载PDF
复合型两点多段非均匀性校正算法研究 被引量：1
3
作者 郑军 郭立 +1 位作者 郭利生 焦荣惠 《计算机仿真》 CSCD 2006年第8期106-109,157,共5页
两点法和两点多段法都是基于定标数据的线性校正方法,前者计算量小但校正精度差;后者虽然可以达到理想的校正精度,却是以计算量的剧增为代价的。针对两点多段法校正精度受分段数控制这一缺陷,改进了传统的两点多段校正算法,使用自动分... 两点法和两点多段法都是基于定标数据的线性校正方法,前者计算量小但校正精度差;后者虽然可以达到理想的校正精度,却是以计算量的剧增为代价的。针对两点多段法校正精度受分段数控制这一缺陷,改进了传统的两点多段校正算法,使用自动分段在获得满意的校正精度的同时减少计算量和存储空间。进而结合两点法的思路提出复合型两点多段校正算法,分别使用两点法和改进的两点多段法对不同的光敏元进行处理,进一步在保证校正精度的同时提高计算速度。 展开更多
关键词 红外焦平面阵列 非均匀性 复合型两点多段
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部