期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
面向杂凑密码算法的专用指令加速器的设计与实现
1
作者 王轩 刘勤让 +3 位作者 陈磊 魏帅 范旺 杨恒 《计算机工程与应用》 北大核心 2025年第2期363-371,共9页
物联网的快速发展对嵌入式设备的系统性能和数据安全性的要求越来越高,传统的通用嵌入式处理器对密码算法的实现效率不高,不能很好满足性能需要,此外嵌入式设备还有着低功耗的场景需求。为解决以上问题,在Xilinx ZYNQ ZC706嵌入式开发... 物联网的快速发展对嵌入式设备的系统性能和数据安全性的要求越来越高,传统的通用嵌入式处理器对密码算法的实现效率不高,不能很好满足性能需要,此外嵌入式设备还有着低功耗的场景需求。为解决以上问题,在Xilinx ZYNQ ZC706嵌入式开发平台上设计了一个低功耗的面向杂凑密码算法的专用指令加速器,该加速器包含有取指译码单元、执行单元和数据访存单元,通过多任务数据并行和专用指令实现计算加速;并设计令牌机制解决指令执行时的数据冲突问题;在高层次综合(high-level synthesis,HLS)工具的基础上通过存储优化改进访存机制,有效提高带宽利用率。实验结果表明,加速器的工作频率为100 MHz,该ARM+FPGA方案相较于单ARM方案可达3倍以上的加速效果,而且运行功耗仅为2.23 W,该加速器也可定制化拓展,有较好的灵活性。 展开更多
关键词 嵌入式应用 加速器设计 专用指令 高层次综合 数据并行
在线阅读 下载PDF
超高速多接口类型损耗控制板设计与实现
2
作者 张霞 李沛杰 +1 位作者 陈艇 王永胜 《信息工程大学学报》 2023年第1期57-64,共8页
在超高速SerDes接口中,信道引起的损耗成为高速SerDes接收机性能表征和一致性测试的关键因素。为解决超高速多接口类型SerDes信道补偿性能一致性测试问题,设计和实现一种支持多种接口类型的损耗控制板,采用统一的硬件结构,并对多通道高... 在超高速SerDes接口中,信道引起的损耗成为高速SerDes接收机性能表征和一致性测试的关键因素。为解决超高速多接口类型SerDes信道补偿性能一致性测试问题,设计和实现一种支持多种接口类型的损耗控制板,采用统一的硬件结构,并对多通道高速链路阻抗一致性和S参数进行时域和频域仿真优化及实际测试。仿真和测试结果表明,所设计的超高速多接口类型损耗控制板,能够为56 Gbps PAM4高速信号提供-38 dB信道损耗,能够模拟CEI-56G-LR/MR/VSR、CEI-28G-LR/MR/SR/VSR接口类型下信道损耗。 展开更多
关键词 损耗控制 阻抗 插损 回损 信道
在线阅读 下载PDF
基于UVM的PCIe桥接芯片验证平台设计 被引量:4
3
作者 王清源 高振斌 杨晓龙 《微电子学与计算机》 2023年第5期104-111,共8页
RapidIO协议是一种针对高性能嵌入式系统需求而设计的包交换互联协议,PCIe(Peripheral Component Interconnect express)是一种高速串行计算机扩展总线标准,能够提供点对点双通道高带宽传输.现有的国产CPU均不支持RapidIO接口,只能通过P... RapidIO协议是一种针对高性能嵌入式系统需求而设计的包交换互联协议,PCIe(Peripheral Component Interconnect express)是一种高速串行计算机扩展总线标准,能够提供点对点双通道高带宽传输.现有的国产CPU均不支持RapidIO接口,只能通过PCIe转RapidIO桥接芯片才可以连接到交换网络中,研制国产化PCIe桥接芯片对国产CPU的推广具有重要意义.通过在传统UVM(Universal Verification Methodology)架构的基础上进行优化,在计分板(Scoreboard)中采用基于单描述符实时比对的方法,比对数据改为从PCIe VIP(Verification Intellectual Property)的数据链路层中选取,使BDMA(Block Direct Memory Access)引擎的内存占用率减小了30%,验证平台总仿真时间缩短了25%;采用寄存器模型自动化集成的方法,对寄存器进行前门和后门交叉访问,可对寄存器的属性和初始值进行快速验证,使寄存器的总验证时间降为原来的20%,并且正确率可达95%以上,该方法特别适用于对同一寄存器各位域属性不同的寄存器验证;对代码覆盖率进行了收集,达到了覆盖100%的预期要求,该平台可用于数字芯片的验证. 展开更多
关键词 通用验证方法学(UVM) 数字芯片 寄存器模型 覆盖率 PCIe桥接芯片
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部