-
题名ADSL中宽带∑Δ调制器的系统设计
被引量：2
- 1
-
-
作者
杨骁
杨静
凌朝东
黄炜炜
-
机构
华侨大学信息科学与工程学院
厦门市asic与系统重点实验室
-
出处
《信号处理》
CSCD
北大核心
2011年第2期309-313,共5页
-
基金
福建省自然科学基金(2010J05135)
华侨大学高层次人才研究基金(09BS616)
-
文摘
非对称数字用户环路(ADSL)是一种宽带接入网技术,对其调制解调器电路中模数转换器的带宽和精度要求较高。∑△调制器具有高精度和低功耗的优点,但是由于采用过采样技术,其带宽较小。为了增加带宽适合宽带应用,本文采用基于块数字滤波器的调制器结构设计了应用于ADSL的两通道二阶宽带∑△调制器系统。该∑△调制器在不提高系统时钟频率的条件下,可使系统的有效采样频率增为原来的两倍,从而使得其带宽增加1倍。采用带通噪声传递函数降低了由于通道系数失配而折叠到信号带宽内的噪声,提高了调制器的信号噪声失真比。利用SIMULINK软件工具对电路非理想特性进行了建模和仿真,仿真结果表明在系统时钟频率为71.4MHz,系数失配为0.5%的条件下,调制器的带宽为1.1MHz,噪声失真比为83.9dB,满足ADSL的应用要求,并且该调制器能够有效地抑制闲杂音,不需要采用随机扰动信号来抑制调制器的闲杂音,简化了后续的电路设计。
-
关键词
块数字滤波器
ΣΔ调制器
折叠噪声
-
Keywords
Digital block filter
Σ△modulator
folded noise
-
分类号
TN45
[电子电信—微电子学与固体电子学]
-
-
题名一种低相位噪声CMOS晶体振荡器的设计
被引量：4
- 2
-
-
作者
杨骁
齐骋
王亮
凌朝东
-
机构
华侨大学信息科学与工程学院
厦门市asic与系统重点实验室
-
出处
《微电子学》
CAS
CSCD
北大核心
2012年第5期642-645,650,共5页
-
基金
福建省自然科学基金资助项目(2010J05135)
厦门市科技计划项目(3502Z0113015)
中央高校基本科研业务费资助项目(JB-ZR1128)
-
文摘
运用小信号等效模型和负阻分析法,对晶体振荡器的起振条件进行分析,并用Matlab进行了仿真验证。采用TSMC 0.18μm CMOS工艺,设计了一种基于Pierce三点式振荡器结构的14MHz晶体振荡电路。提出了一种新的幅度控制电路,提高了振荡器相位噪声性能,并降低了功耗。仿真结果表明,振荡器的相位噪声达到-129.5dBc/Hz@1kHz和-143.658dBc/Hz@10kHz,具有优良的低相位噪声特性。
-
关键词
晶体振荡器
幅度控制
相位噪声
起振时间
-
Keywords
Crystal oscillator
Amplitude control
Phase noise
Start-up time
-
分类号
TN432
[电子电信—微电子学与固体电子学]
-
-
题名高速低功耗CMOS动态锁存比较器的设计
被引量：4
- 3
-
-
作者
李靖坤
杨骁
陈国晏
娄付军
邱伟彬
-
机构
华侨大学信息科学与工程学院
厦门市asic与系统重点实验室
-
出处
《华侨大学学报（自然科学版）》
CAS
北大核心
2018年第4期618-622,共5页
-
基金
福建省科技计划重点项目(2013H0029)
福建省泉州市科技计划项目(2013Z33)
华侨大学研究生科研创新能力培育计划资助项目(1511301027)
-
文摘
提出一种高速低功耗动态锁存比较器,电路包含预放大器、锁存比较器和SR锁存器3部分.采用一种新的锁存比较器复位电路,该电路仅由一个P沟道金属氧化物半导体(PMOS)管构成,实现电荷的再利用,减小了延迟,降低了功耗.SR锁存器输入端口的寄生电容为锁存比较器的负载电容,对SR锁存器的输入端口进行改进,避免由于锁存比较器的负载电容失配导致的输入失调电压偏移的问题.电路采用TSMC 0.18μm互补金属氧化物半导体(CMOS)工艺实现.结果表明:电源电压为1.8V,时钟频率为1GHz时,比较器精度达0.3mV;最大输入失调电压为8mV,功耗为0.2mW;该比较器具有电路简单易实现、功耗低的特点.
-
关键词
动态锁存比较器
互补金属氧化物半导体
高速低功耗
失调电压
-
Keywords
dynamic latched comparator
complementary metal oxide semiconductor
high-speed low-power
offset voltage
-
分类号
TN432
[电子电信—微电子学与固体电子学]
-
-
题名应用于锁相环中的锁定检测电路设计
被引量：1
- 4
-
-
作者
崔冰
杨骁
娄付军
邱伟彬
-
机构
华侨大学信息科学与工程学院
厦门市asic与系统重点实验室
-
出处
《华侨大学学报（自然科学版）》
CAS
北大核心
2018年第3期457-460,共4页
-
基金
福建省科技计划重点项目(2013H0029)
福建省泉州市科技计划项目(2013Z33)
华侨大学研究生科研创新能力培育计划资助项目(1400201019)
-
文摘
设计一种应用于锁相环(PLL)中的锁定检测电路(LDC).该电路采用移位寄存器的方式,当连续18个时钟周期内检测到锁定时,输出通过正反馈置为高电平.同时,在该电路中加入复位及强制锁定端口,采用SMIC 28nm CMOS标准工艺库实现.仿真结果表明:当电源电压为0.9V,参考频率在10~100 MHz范围内时,均可完成锁定检测.
-
关键词
锁相环
锁定检测电路
移位寄存器
正反馈
复位
-
Keywords
phase-locked loop
lock detection circuit
shift register
positive feedback
reset
-
分类号
TN47
[电子电信—微电子学与固体电子学]
-
-
题名低抖动高线性压控振荡器设计与仿真分析
- 5
-
-
作者
崔冰
杨骁
徐锦里
-
机构
华侨大学信息科学与工程学院
厦门市asic与系统重点实验室
-
出处
《华侨大学学报（自然科学版）》
北大核心
2017年第6期858-861,共4页
-
基金
福建省科技计划重点项目(2013H0029)
福建省泉州市科技计划项目(2013Z33)
华侨大学研究生科研创新能力培育计划资助项目(1400201019)
-
文摘
设计一种应用于锁相环(PLL)电路的压控振荡器(VCO).该电路采用浮空电容结构,相对传统接地电容结构,可提高电容充放电幅值,减小时钟抖动.快速电平检测电路,使电路在未采用反馈和补偿的前提下,减小环路延时,从而实现高线性.电路采用CSMC 0.6μm CMOS标准工艺库实现.仿真结果表明:振荡频率为0.79,24,30 MHz时的相位噪声达到-128,-122,-120dBc·Hz-1@1 MHz.通过调节外接电阻电容,使得电路在36V电源电压下,输出100.03.0×107 MHz的矩形波,电路兼具低相位噪声和高线性特性.
-
关键词
锁相环
压控振荡器
浮空电容
相位噪声
-
Keywords
phaselocked loop
voltagecontrolled oscillator
floating timing capacitor
phase noise
-
分类号
TN752.1
[电子电信—电路与系统]
-
