LCD Gamma校正的硬件实现 被引量：4

1

作者 彭国福 林正浩 《桂林电子工业学院学报》 2006年第1期45-49,共5页

通过对液晶(LC)S型电光响应曲线的研究,设计了一种由非线性DAC来实现LCD G amm a校正过程。由模拟退火算法获得了C-DAC中7个关键电容参数值,用设计出bu ffer来提高DAC驱动负载的能力,并通过直接译码电路,巧妙地解决了显示输出对比度的问... 通过对液晶(LC)S型电光响应曲线的研究,设计了一种由非线性DAC来实现LCD G amm a校正过程。由模拟退火算法获得了C-DAC中7个关键电容参数值,用设计出bu ffer来提高DAC驱动负载的能力,并通过直接译码电路,巧妙地解决了显示输出对比度的问题,经过对M atlab和H sp ice仿真,证明可以实现LCD G amm a校正的功能,解决了显示图像精确逼近原始图像的问题。 展开更多

关键词 S型 电光响应 非线性DAC LCD GAMMA校正 模拟退火算法 BUFFER

在线阅读 下载PDF 职称材料

AES加密算法中S-BOX的算法与VLSI实现 被引量：1

2

作者 张志峰 林正浩 《计算机工程与应用》 CSCD 北大核心 2006年第19期67-68,共2页

基于GF(24)域映射的方法,采用定制方式完成了AES加密算法中关键部件S-Box的设计与实现。设计上基于中芯国际(SMIC)的0.18滋m1P6M设计工艺,经过电路设计与验证、电路仿真、版图设计与验证、版图后仿真得到最终物理版图实现。经过与基于... 基于GF(24)域映射的方法,采用定制方式完成了AES加密算法中关键部件S-Box的设计与实现。设计上基于中芯国际(SMIC)的0.18滋m1P6M设计工艺,经过电路设计与验证、电路仿真、版图设计与验证、版图后仿真得到最终物理版图实现。经过与基于自动综合和布局布线得到的设计的时延和面积的比较,证明该设计是有效的。 展开更多

关键词 AES S-BOX 定制

在线阅读 下载PDF 职称材料

基于断言的验证方法在总线协议验证中的应用 被引量：11

3

作者 徐盛 章玮 金钊 《电子设计应用》 2006年第11期88-90,共3页

随着ASIC和SoC设计复杂程度的不断提高,功能验证越来越受到重视。作为新兴的验证方法,基于断言的验证得到越来越广泛的应用。本文介绍了基于断言的验证方法及其应用于功能验证的诸多优点,总结了断言验证在总线协议验证中的应用方法,并采... 随着ASIC和SoC设计复杂程度的不断提高,功能验证越来越受到重视。作为新兴的验证方法,基于断言的验证得到越来越广泛的应用。本文介绍了基于断言的验证方法及其应用于功能验证的诸多优点,总结了断言验证在总线协议验证中的应用方法,并采用PSL语言举例进行了说明。 展开更多

关键词 SOC 总线验证 断言 基于断言的验证 PSL

在线阅读 下载PDF 职称材料

一种改进的Wallace树型乘法器的设计 被引量：12

4

作者 赵忠民 林正浩 《电子设计应用》 2006年第8期113-116,10,共4页

本文针对典型32位乘法,对Booth算法产生的部分积重新合理分组,采用CSA和4-2压缩器的混合电路结构,对传统的Wallace树型乘法器进行改进,提出一种高速的树型乘法器结构。该结构与传统Wallace树型乘法器相比,具有更小的延时、更规整的布局... 本文针对典型32位乘法,对Booth算法产生的部分积重新合理分组,采用CSA和4-2压缩器的混合电路结构,对传统的Wallace树型乘法器进行改进,提出一种高速的树型乘法器结构。该结构与传统Wallace树型乘法器相比,具有更小的延时、更规整的布局和更规则的布线,使其易于VLSI实现。 展开更多

关键词 BOOTH算法 WALLACE树 CSA 4-2压缩器 树型乘法器

在线阅读 下载PDF 职称材料

语音识别技术的研究与发展 被引量：24

5

作者 王敏妲 《微型机与应用》 2009年第23期1-2,6,共3页

回顾了语音识别技术的发展历史,描述了语音识别系统的基本原理,介绍了语音识别的几种基本方法,并对语音识别技术面临的问题和发展前景进行了讨论。

关键词 语音识别 模式识别 特征提取 人机交互

在线阅读 下载PDF 职称材料

Logical Effort理论在电路设计中的应用 被引量：1

6

作者 金钊 《现代电子技术》 2007年第2期189-191,共3页

介绍了一种对于包含较长互连线的CMOS电路的优化方法,该方法是在Logical Effort理论基础上加入互联电阻模型得到的。这是一种简单的延迟模型,非常适合于快速而又有效的手工计算。有助于快速的预测电路的最小延迟,并以此优化电路的结构... 介绍了一种对于包含较长互连线的CMOS电路的优化方法,该方法是在Logical Effort理论基础上加入互联电阻模型得到的。这是一种简单的延迟模型,非常适合于快速而又有效的手工计算。有助于快速的预测电路的最小延迟,并以此优化电路的结构和逻辑门的尺寸。通过仿真证明了,当逻辑结构不是简单的反相器时,一样可以通过带互联电阻模型的Logical Effort模型得到简单的优化方案。 展开更多

关键词 Logical EFFORT 深亚微米 延迟 逻辑门

在线阅读 下载PDF 职称材料

原型验证过程中的ASIC到FPGA的代码转换 被引量：10

7

作者 章玮 《今日电子》 2006年第7期56-59,共4页

在对ASIC设计进行FPGA原型验证时,由于物理结构不同。

关键词 ASIC设计 FPGA 代码转换 验证过程 原型 物理结构

在线阅读 下载PDF 职称材料

基于e语言的验证自动化系统 被引量：1

8

作者 章玮 杨晓峰 徐盛 《电子设计应用》 2006年第12期89-91,共3页

本文介绍了目前国外芯片设计公司最流行的验证技术-基于e语言的自动验证系统。通过e语言可以方便地建立验证环境,随机产生基于约束的激励,完成功能覆盖率验证,大大提高验证的效率。

关键词 E语言 自动验证系统 基于约束的激励 功能覆盖率

在线阅读 下载PDF 职称材料

图像采集压缩SOC系统在FPGA中的实现 被引量：1

9

作者 邱雪松 姚公建 《今日电子》 2007年第10期86-88,共3页

图像采集和处理已经成为了现代工业控制中必不可少的环节。传统的方法一般采用的是图像采集卡加工控机来实现整个系统。但随着嵌入式技术的发展，芯片的性能大大增强，嵌入式系统在工业控制系统中普及。作为前端的图像采集系统此时就不... 图像采集和处理已经成为了现代工业控制中必不可少的环节。传统的方法一般采用的是图像采集卡加工控机来实现整个系统。但随着嵌入式技术的发展，芯片的性能大大增强，嵌入式系统在工业控制系统中普及。作为前端的图像采集系统此时就不适宜再以图像采集卡的形式出现，而应当以更加简捷，方便的接口与主系统相连。 展开更多

关键词 图像采集卡 SOC系统 FPGA 工业控制系统 压缩 图像采集系统 嵌入式技术 嵌入式系统

在线阅读 下载PDF 职称材料

32位嵌入式CPU中系统控制协处理器的设计与实现 被引量：1

10

作者 金钊 《电子设计应用》 2006年第10期97-98,100,共3页

系统控制协处理器是MIPS体系结构CPU中必需的一个单元模块。它最主要的功能就是利用一系列特权寄存器记录当前CPU所处的状态,负责异常/中断处理,提供指令正常执行所需的环境。本文论述了一个实现MIPS4Kc指令集CPU中系统控制协处理器的设... 系统控制协处理器是MIPS体系结构CPU中必需的一个单元模块。它最主要的功能就是利用一系列特权寄存器记录当前CPU所处的状态,负责异常/中断处理,提供指令正常执行所需的环境。本文论述了一个实现MIPS4Kc指令集CPU中系统控制协处理器的设计,包括对特权寄存器写操作的实现,精确异常处理机制和全定制后端物理设计。 展开更多

关键词 系统控制协处理器 精确异常处理 流水线 全定制

在线阅读 下载PDF 职称材料

多核CPU系统结构分析与建模

11

作者 张志峰 林正浩 《集成电路应用》 2006年第1期51-53,共3页

多核已经成为通用处理器设计技术的最重要发展方向。由于多核芯片内具有多个处理器核,芯片的缓存结构、线程调度等与传统 CPU 有很大的区别,本文探讨了多核芯片的基本结构特征,并基于指令集级系统仿真工具 Simics 建立了多核 CPU 模拟... 多核已经成为通用处理器设计技术的最重要发展方向。由于多核芯片内具有多个处理器核,芯片的缓存结构、线程调度等与传统 CPU 有很大的区别,本文探讨了多核芯片的基本结构特征,并基于指令集级系统仿真工具 Simics 建立了多核 CPU 模拟环境用于进行分析。 展开更多

关键词 系统结构分析 CPU 多核 建模 系统仿真工具 通用处理器 设计技术 线程调度 结构特征 模拟环境

在线阅读 下载PDF 职称材料

基于存储体系结构的处理器性能提升

12

作者 任浩琪 林正浩 《集成电路应用》 2005年第3期28-30,共3页

随着计算机体系结构的发展,处理器运算单元速度大大提高,存储器速度成为处理器性能提高的瓶颈。通过实际分析,提出解决该问题的方法与途径。一个好的存储体系结构能够大大改善处理器性能。选取合适的缓存大小、路组,建立多级缓存结构,采... 随着计算机体系结构的发展,处理器运算单元速度大大提高,存储器速度成为处理器性能提高的瓶颈。通过实际分析,提出解决该问题的方法与途径。一个好的存储体系结构能够大大改善处理器性能。选取合适的缓存大小、路组,建立多级缓存结构,采用writebuffer、victim cache和stream buffer可以进一步缓解暂停处理器运算单元流水线所带来的性能下降问题。 展开更多

关键词 处理器 存储体系结构 运算单元 性能提升 缓存大小 计算机体系结构 存储器 瓶颈 问题 发展

在线阅读 下载PDF 职称材料

基于遗传算法的NoC处理单元映射研究 被引量：6

13

作者 孙榕 林正浩 《计算机科学》 CSCD 北大核心 2008年第4期51-53,84,共4页

传统的基于总线的SoC体系结构及设计方法在解决多处理器的复杂系统中将遇到瓶颈,有效解决方案NoC(片上网络)成为新的发展趋势。本文研究了广泛使用的二维规则型网络(2D-mesh)对影响系统性能的重要因素——功耗建立模型,以及形成处理单... 传统的基于总线的SoC体系结构及设计方法在解决多处理器的复杂系统中将遇到瓶颈,有效解决方案NoC(片上网络)成为新的发展趋势。本文研究了广泛使用的二维规则型网络(2D-mesh)对影响系统性能的重要因素——功耗建立模型,以及形成处理单元位置映射等问题。最后运用遗传算法来寻找已建立的功耗模型最优解或近最优解。试验结果表明,遗传算法能够使得目标函数很快收敛,起到了很好的全局寻优效果。 展开更多

关键词 NOC 通讯功耗 处理单元映射 遗传算法

在线阅读 下载PDF 职称材料

高速缓冲存储器的设计与实现 被引量：3

14

作者 魏素英 彭洪 林正浩 《现代电子技术》 2005年第18期86-88,共3页

随着芯片集成度的提高,在高速CPU与低速内存之间插入有缓冲作用的速度较快、容量较小的高速缓冲存储器,解决了两者速度的平衡和匹配问题,对微处理器整体性能有很大提高。本文从高速缓存的结构和基本理论出发,理论结合实际,介绍了32位高... 随着芯片集成度的提高,在高速CPU与低速内存之间插入有缓冲作用的速度较快、容量较小的高速缓冲存储器,解决了两者速度的平衡和匹配问题,对微处理器整体性能有很大提高。本文从高速缓存的结构和基本理论出发,理论结合实际,介绍了32位高性能、低功耗嵌入式微处理器中高速缓存的实现方法,从RTL设计到版图设计的各个部分进行了论述,并介绍了该模块全定制部分电路和版图的实现。 展开更多

关键词 32位嵌入式CPU 高速缓存 基本结构 全定制 电路和版图设计

在线阅读 下载PDF 职称材料

一款32位嵌入式CPU的定点加法器设计 被引量：1

15

作者 夏有为 林正浩 杨晓峰 《电子技术应用》 北大核心 2005年第10期76-78,共3页

根据一款32位嵌入式CPU的400MHz主频的要求,结合该CPU五级流水线结构,并借鉴各种算法成熟的加法器,提出了一种电路设计简单、速度快、功耗低、版图面积小的32位改进定点加法器的设计方案,为后续浮点加法器的设计提供了很好的铺垫。

关键词 借鉴 改进 定点 加法器 32位嵌入式CPU 浮点加法器 电路设计 400MHz 流水线结构 主频

在线阅读 下载PDF 职称材料

用Encounter实现Mesh-Local-Tree结构的时钟设计流程 被引量：2

16

作者 顾琴 林正浩 《半导体技术》 CAS CSCD 北大核心 2008年第7期626-629,共4页

提出了一种实用的设计流程,即在Cadencd公司的Encounter环境中去实现对网格+本地树(MLT)时钟结构的综合与分析方法。对一个实际工业设计试验的数据表明:运用Clockmesh+CTS的综合方式,MLT的时钟架构相对于单一的树结构能够实现更小的时... 提出了一种实用的设计流程,即在Cadencd公司的Encounter环境中去实现对网格+本地树(MLT)时钟结构的综合与分析方法。对一个实际工业设计试验的数据表明:运用Clockmesh+CTS的综合方式,MLT的时钟架构相对于单一的树结构能够实现更小的时钟偏差(114 ps、171 ps)。同时,将这种设计流程运用于其他设计中,以比较MLT和CTS不同的设计流程。结果显示,MLT的时钟架构可以实现更小的时钟偏差,同时还可以降低缓冲器的数量,这样也弥补了单一网格结构的功耗问题。 展开更多

关键词 网格+本地树 时钟网格 时钟树综合 时钟偏差

在线阅读 下载PDF 职称材料

64位CPU的FPGA原型验证 被引量：3

17

作者 孙玉焕 《现代电子技术》 2007年第21期158-160,共3页

验证是IC设计中非常重要的一个环节。为了在功能验证时达到更快的验证速度,引入了FPGA原型验证。首先介绍了FPGA的原型验证基础,然后重点说明了64位CPU的FPGA原型验证的具体实现。其中主要包括基于验证平台的代码转换、综合、实现、配... 验证是IC设计中非常重要的一个环节。为了在功能验证时达到更快的验证速度,引入了FPGA原型验证。首先介绍了FPGA的原型验证基础,然后重点说明了64位CPU的FPGA原型验证的具体实现。其中主要包括基于验证平台的代码转换、综合、实现、配置及调试等。在充分的测试后,增加了CPU功能的完整性和正确性。本文对于验证设计有重要的指导意义。 展开更多

关键词 原型验证 仿效 VirtexTM-4 FPGA验证

在线阅读 下载PDF 职称材料

AVC/H．264整数离散余弦变换及反变换的结构设计 被引量：3

18

作者 魏利风 《现代电子技术》 2008年第4期121-123,125,共4页

根据AVC/H.264标准中提出的整数离散余弦变换(DCT)及其反变换(iDCT)算法,旨在给出一种能够同时实现4×4,8×8 DCT/IdCT和Hadamard变换的设计方法。设计中充分利用DCT和iDCT的相似性和算法对称性,用高度并行结构来加快处理速度... 根据AVC/H.264标准中提出的整数离散余弦变换(DCT)及其反变换(iDCT)算法,旨在给出一种能够同时实现4×4,8×8 DCT/IdCT和Hadamard变换的设计方法。设计中充分利用DCT和iDCT的相似性和算法对称性,用高度并行结构来加快处理速度。采用一维DCT/iDCT单元复用的方式实现二维DCT/iDCT运算,同时提出实现设计的全定制实现方法,对全定制实现此设计进行初步布局规划。 展开更多

关键词 AVC/H.264 离散余弦变换 并行 全定制

在线阅读 下载PDF 职称材料

64位多核CPU中交叉开关总线的设计与实现 被引量：1

19

作者 卜凡 赵忠民 《计算机与数字工程》 2008年第11期151-154,共4页

交叉开关是无阻塞网络,允许所有可能的点对点间的同时连接。随着制程工艺的发展,越来越多的多核处理器开始采用交叉开关作为内部互连机制。本文论述了在64位多核处理器中交叉开关总线的设计与实现,在本设计中,它的主要功能是控制多个处... 交叉开关是无阻塞网络,允许所有可能的点对点间的同时连接。随着制程工艺的发展,越来越多的多核处理器开始采用交叉开关作为内部互连机制。本文论述了在64位多核处理器中交叉开关总线的设计与实现,在本设计中,它的主要功能是控制多个处理器核以及存储、功能单元之间的通信。本设计的优点是采用全定制方式实现数据通路的后端物理设计。最终结果显示本设计比采用自动布局布线方式节省版图面积达30%以上。 展开更多

关键词 交叉开关 无阻塞网络 多核CPU 全定制

在线阅读 下载PDF 职称材料

快速浮点加法器的优化设计 被引量：4

20

作者 王颖 林正浩 《电子工程师》 2004年第11期24-26,共3页

运算器的浮点数能够提供较大的表示精度和较大的动态表示范围 ,浮点运算已成为现代计算程序中不可缺少的部分。浮点加法运算是浮点运算中使用频率最高的运算 ,因此 ,浮点加法器的性能影响着整个CPU的浮点处理能力。文中从分析浮点加减... 运算器的浮点数能够提供较大的表示精度和较大的动态表示范围 ,浮点运算已成为现代计算程序中不可缺少的部分。浮点加法运算是浮点运算中使用频率最高的运算 ,因此 ,浮点加法器的性能影响着整个CPU的浮点处理能力。文中从分析浮点加减操作的基本算法入手 ,介绍了一种新的算法 ,即三数据通道浮点加法算法 ,并着重介绍了整数加法器和移位器的设计 ,对 32位浮点加法器的设计进行了优化。 展开更多

关键词 浮点加法 三数据通道浮点加法器 整数加法器 移位器

在线阅读 下载PDF 职称材料