检索结果-维普期刊中文期刊服务平台

期刊文献⁺

任意字段

题名或关键词

题名

关键词

文摘

作者

第一作者

机构

刊名

分类号

参考文献

作者简介

基金资助

栏目信息

共找到6篇文章

< 1 >

每页显示 20 50 100

已选择0条

导出题录引用分析

统计分析

显示方式：

文摘详细列表

相关度排序被引量排序时效性排序

基于EC^(TM)总线协议的总线接口单元(BIU)的电路设计: 1; 作者李琳罗胜钦林正浩《电子工程师》 2003年第6期38-41,共4页; ECTM是所有执行通写策略的MIPS微处理器内核所采用的接口规范。而BIU(businter faceunit)是此次高性能、低功耗 32位嵌入式微处理器芯片设计中的一个总线接口模块 ,它是为了实现高速缓存 (cache)与外部存储器 (memory)之间的通写策略 (w... 展开更多; 关键词写缓冲器淬发方式数据通道总线协议总线接口单元通写策略嵌入式微处理器; 在线阅读下载PDF 职称材料

IP媒体流业务在3G移动网络中的应用被引量：1: 2; 作者夏晓陆明达毛燕《计算机与现代化》 2004年第7期83-87,91,共6页; 主要从理论上研究了3G网络中使用的一种流媒体的端到端QoS框架,探讨了运用PLMN中的多媒体流业务避免通过外部的IP PDN访问流业务的可能性。在这个框架的基础上分析了流会话的UMTS和IETF的协议之间的相互作用。这两组协议可以合作提供无... 展开更多; 关键词 IP媒体流业务 3G网络 UMTS IETF; 在线阅读下载PDF 职称材料

一款通用CPU中的Load Aligner数据通道的全定制设计: 3; 作者刘婷英江建慧林正浩《电子工程师》 2003年第10期58-61,共4页; 超大规模集成电路技术的发展产生了一个复杂浩大的工程体系。已开展了通用CPU的LoadAligner数据通道部分的全定制设计 ,以此设计为例 ,阐述了一个集成电路子模块的逻辑设计、电路设计、版图设计。; 关键词超大规模集成电路逻辑设计电路设计版图设计仿真 CPU LoadAligner数据通道; 在线阅读下载PDF 职称材料

快速浮点加法器的全定制设计: 4; 作者金光海《计算机与现代化》 2004年第3期1-3,共3页; 描述了一个流水线运行的、符合IEEE 75 4单精度浮点标准的加法器的全定制设计。该浮点加法器的设计基于SMIC 1 .8V 0 .1 8μm 1p6mCMOS工艺 ,将应用于高性能 32位CPU的浮点运算单元中。该设计在研究快速实现算法结构的基础上 ,采用全定... 展开更多; 关键词快速浮点加法器全定制设计浮点运算微处理器 DSP 计算机; 在线阅读下载PDF 职称材料

一款通用CPU中的Load Aligner数据通道的全定制设计: 5; 作者刘婷英江建慧《山东电子》 2003年第4期3-5,共3页; 深亚微米时 ,芯片的设计和制造成了一个复杂浩大的工程体系。本文以一款通用CPU的LoadAligner数据通道部分的全定制设计为例 ,讲述了一个集成电路子模块的逻辑设计 ,电路设计 ,版图设计。; 关键词 CPU LoadAligner 数据通道全定制设计逻辑设计电路设计版图设计; 在线阅读下载PDF 职称材料

32位MIPS微处理器中乘法器的设计和实现: 6; 作者王谦《电子工程师》 2004年第3期7-9,共3页; 在Booth算法的基础上 ,结合MIPS 4KC微处理器中的流水线结构和乘法器的工作过程 ,提出了一种改进的Booth乘法器的设计方法 ,并采用全制定方法实现 ,用这种方法实现的乘法器单元具有面积小、单元电路可重复性好、版图设计工作量小、功耗... 展开更多; 关键词 MIPS 微处理器乘法器 BOOTH算法流水线; 在线阅读下载PDF 职称材料

已选择0条

导出题录引用分析

统计分析

上一页 1 下一页到第页

使用帮助返回顶部