期刊文献+
共找到10篇文章
< 1 >
每页显示 20 50 100
氧化钨忆阻器的制备及其神经突触特性
1
作者 邱志程 李阳 《济南大学学报(自然科学版)》 北大核心 2025年第2期278-285,共8页
为了实现忆阻器在神经网络中的应用,采用磁控溅射技术制备模拟型氧化钨忆阻器;在氧化铟锡导电玻璃衬底上依次生长氧化钨薄膜和银薄膜,将氧化钨作为阻变层,氧化铟锡作为底电极,银作为顶电极;采用扫描电子显微镜和系统数字源表表征制备的... 为了实现忆阻器在神经网络中的应用,采用磁控溅射技术制备模拟型氧化钨忆阻器;在氧化铟锡导电玻璃衬底上依次生长氧化钨薄膜和银薄膜,将氧化钨作为阻变层,氧化铟锡作为底电极,银作为顶电极;采用扫描电子显微镜和系统数字源表表征制备的氧化钨忆阻器的结构、电学性能和导通机制。结果表明:制备的氧化钨忆阻器具有优异的突触性能,阻变机制由银导电细丝为主导;将制备的忆阻器用于神经网络仿真,准确率达到99.11%,与中央处理器的准确率99.31%相近,能够应用于神经形态的计算。 展开更多
关键词 忆阻器 人工突触 磁控溅射 神经网络 神经形态计算
在线阅读 下载PDF
基于深度学习的前沿视频异常检测方法综述
2
作者 李南君 聂秀山 +2 位作者 李拓 邹晓峰 王长红 《计算机应用研究》 北大核心 2025年第3期663-676,共14页
视频异常事件检测逐渐成为计算机视觉领域的研究热点之一,具有重要研究意义和应用价值。近年来,以卷积神经网络为核心的深度学习技术在多项机器视觉任务中展现优异性能,极大地启发了其在视频异常事件检测领域的应用。为此,对近年来基于... 视频异常事件检测逐渐成为计算机视觉领域的研究热点之一,具有重要研究意义和应用价值。近年来,以卷积神经网络为核心的深度学习技术在多项机器视觉任务中展现优异性能,极大地启发了其在视频异常事件检测领域的应用。为此,对近年来基于深度学习的视频异常事件检测相关研究进行全面梳理与系统归纳。首先,根据视频异常检测实现流程的三个核心要素,即检测模式、样本设置及学习/推理机制,提出一种由浅入深的多级分类方案,面向前沿深度学习方法开展逐类概述并提炼代表性算法数学模型,同时聚焦现有方法的局限性进行阐述;其次,介绍本领域主流的基准测试数据集,汇总并对比当前先进方法在不同数据集上的检测性能;最后,围绕复杂光照/天气条件、多模态图像显著融合、可语义解释及自适应场景感知四个方面对未来重点研究方向进行讨论和展望,期望为该领域的后续研究提供借鉴与参考。 展开更多
关键词 智能监控 视频异常检测 深度学习 卷积神经网络 生成对抗网络
在线阅读 下载PDF
RISC-V国内发展概况
3
作者 张青 《中文科技期刊数据库(全文版)工程技术》 2022年第3期111-114,共4页
ARM架构和RISC-V架构都源自精简指令计算机RISC。ARM是一种封闭的指令集架构,而RISC-V 是近年提出的一种开源的处理器架构。由于RISC-V在设计之初,就定位为是一种完全开源的架构,规避了计算机体系几十年发展的弯路,基本指令数目仅40多条... ARM架构和RISC-V架构都源自精简指令计算机RISC。ARM是一种封闭的指令集架构,而RISC-V 是近年提出的一种开源的处理器架构。由于RISC-V在设计之初,就定位为是一种完全开源的架构,规避了计算机体系几十年发展的弯路,基本指令数目仅40多条,同时一套指令集支持所有架构,模块化使得用户可根据需求自由定制,配置不同的指令子集,因此RISC-V具有模块化、可扩展等诸多特点,再加之其本身的开源性及国内现状,RISC-V在国内得到了快速发展。 展开更多
关键词 RISC-V 处理器 生态
在线阅读 下载PDF
面向边缘端设备的轻量化视频异常事件检测方法 被引量:2
4
作者 李南君 李爽 +2 位作者 李拓 邹晓峰 王长红 《计算机应用研究》 CSCD 北大核心 2024年第1期306-313,320,共9页
现有基于CNN模型的视频异常事件检测方法在精度不断提升的同时,面临架构复杂、参数庞大、训练冗长等问题,致使硬件算力需求高,难以适配无人机等计算资源有限的边缘端设备。为此,提出一种面向边缘端设备的轻量化异常事件检测方法,旨在平... 现有基于CNN模型的视频异常事件检测方法在精度不断提升的同时,面临架构复杂、参数庞大、训练冗长等问题,致使硬件算力需求高,难以适配无人机等计算资源有限的边缘端设备。为此,提出一种面向边缘端设备的轻量化异常事件检测方法,旨在平衡检测性能与推理延迟。首先,由原始视频序列提取梯度立方体与光流立方体作为事件表观与运动特征表示;其次,设计改进的小规模PCANet获取梯度立方体对应的高层次分块直方图特征;再次,根据每个局部分块的直方图特征分布情况计算表观异常得分,同时基于内部像素光流幅值累加计算运动异常得分;最后,依据表观与运动异常得分的加权融合值判别异常分块,实现表观与运动异常事件联合检测与定位。在公开数据集UCSD的Ped1与Ped2子集上进行实验验证,该方法的帧层面AUC分别达到86.7%与94.9%,领先大多数对比方法,且参数量明显降低。实验结果表明,该方法在低算力需求下,可以实现较高的异常检测稳定性和准确率,能够有效兼顾检测精度与计算资源,因此适用于低功耗边缘端设备。 展开更多
关键词 智能视频监控 边缘端设备 异常事件检测 主成分分析网络 分块直方图特征
在线阅读 下载PDF
低抖动快锁定10.9~12.0 GHz电荷泵锁相环
5
作者 展永政 李仁刚 +4 位作者 李拓 邹晓峰 周玉龙 胡庆生 李连鸣 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2024年第11期2290-2298,共9页
基于65 nm CMOS工艺,设计适用于高速SerDes串行链路的低抖动高速电荷泵锁相环(CPPLL)电路.通过优化环路带宽以及压控振荡器(VCO)、电荷泵和鉴频鉴相器的电路结构,抑制电压纹波和内部噪声引起的抖动,以在满足SerDes链路需要的宽频范围和... 基于65 nm CMOS工艺,设计适用于高速SerDes串行链路的低抖动高速电荷泵锁相环(CPPLL)电路.通过优化环路带宽以及压控振荡器(VCO)、电荷泵和鉴频鉴相器的电路结构,抑制电压纹波和内部噪声引起的抖动,以在满足SerDes链路需要的宽频范围和高速要求的同时,电荷泵锁相环能够获得较小的抖动偏差和稳定的时钟信号.包括整个焊盘在内的芯片面积为0.309 mm2.测试结果表明,电荷泵锁相环能够实现10.9~12 GHz的输出时钟信号,其在10 MHz频偏处的相位噪声、参考杂散和品质因数(FoM)分别为-111.47 dBc/Hz、-25.14 dBc和-223.5 dB.当输入参考频率为706.25 MHz时, CPPLL能够在600μs后输出稳定的11.3 GHz时钟信号,且RMS抖动为973.9 fs,约为0.065 UI.在电源电压为1.2 V下,电路的功耗为47.3 mW.所设计的锁相环(PLL)电路能够适用于20 Gb/s及以上的高速通信链路系统. 展开更多
关键词 压控振荡器(VCO) 电荷泵 低抖动 串行链路 高速
在线阅读 下载PDF
EDA平台的设计及实现
6
作者 薛长青 胡广建 李发春 《信息技术与信息化》 2024年第12期159-162,共4页
电子设计自动化(EDA)平台旨在集成器件参数动态调整、自动布线、版图DRC检查及集成仿真工具,以支持电路设计、验证与优化。平台通过实现器件参数的动态调整功能,结合自动布线算法,并利用版图设计规则检查(DRC)及集成仿真工具,对电路设... 电子设计自动化(EDA)平台旨在集成器件参数动态调整、自动布线、版图DRC检查及集成仿真工具,以支持电路设计、验证与优化。平台通过实现器件参数的动态调整功能,结合自动布线算法,并利用版图设计规则检查(DRC)及集成仿真工具,对电路设计进行全面支持。研究采用了先进的算法和技术手段,实现了上述功能。实验结果表明,EDA平台在电路设计中表现出有效性和优越性。 展开更多
关键词 EDA 器件 仿真 版图设计 DRC规则检查
在线阅读 下载PDF
一种适用于100Gbit/s以太网PCS的高速异步FIFO
7
作者 展永政 李拓 +2 位作者 胡庆生 邹晓峰 王长红 《微电子学》 CAS 北大核心 2022年第5期886-892,共7页
采用0.18μm CMOS工艺设计和实现了一种适用于100 Gbit/s以太网PCS链路的高速异步FIFO芯片。采用双端口8T结构替代存储器,提高了工作速率。灵敏放大器利用锁存放大器和预充电技术来放大位线上微小信号,减少了传播延迟。为了减小读写时间... 采用0.18μm CMOS工艺设计和实现了一种适用于100 Gbit/s以太网PCS链路的高速异步FIFO芯片。采用双端口8T结构替代存储器,提高了工作速率。灵敏放大器利用锁存放大器和预充电技术来放大位线上微小信号,减少了传播延迟。为了减小读写时间,研究了存储单元晶体管尺寸对电平翻转时间的影响,既满足了快速访问的要求,又获得了高可靠性的信号传输。芯片(包括焊盘)面积为1.43 mm^(2)。测量结果表明,该FIFO可工作于1.05 GHz,输出信号的眼图清晰,水平张开度达到0.91UI。当电源电压为1.8 V时,电路功耗为143.3 mW。该FIFO适用于16×6.25 Gbit/s以太网PCS链路系统。 展开更多
关键词 双端存储器 物理编码子层 高速 电荷锁存灵敏放大器 预充电技术
在线阅读 下载PDF
视频压缩控制系统优化
8
作者 李拓 张贞雷 +5 位作者 邹晓峰 刘同强 周玉龙 魏红杨 王贤坤 展永正 《电视技术》 2022年第2期139-145,共7页
针对传统视频压缩控制方案存在的频繁读写数据占用大量系统总线带宽等弊端,对传统视频压缩控制系统进行优化。为了高效地对原始视频进行实时压缩,设计丢帧模块、数据预处理模块等模块;为了减少视频压缩IP核(Intellectual Property core,... 针对传统视频压缩控制方案存在的频繁读写数据占用大量系统总线带宽等弊端,对传统视频压缩控制系统进行优化。为了高效地对原始视频进行实时压缩,设计丢帧模块、数据预处理模块等模块;为了减少视频压缩IP核(Intellectual Property core,IP core)对外部双倍速率同步动态随机存储器(Double Data Rate SDRAM,DDR)的访问,降低总线带宽,设计了BLOCK转换模块。同时,设计了动态+静态的组合丢帧机制,增强了对不同DDR容量的适配性,提高整体系统性能。 展开更多
关键词 视频压缩 丢帧机制 数据预处理 总线带宽
在线阅读 下载PDF
器件重叠检查方法的研究
9
作者 薛长青 李彦祯 +1 位作者 于洪真 李发春 《信息技术与信息化》 2025年第3期184-187,共4页
芯片版图设计的准确性和可靠性对芯片性能至关重要,其中器件重叠检查是核心环节。为全面检查器件重叠情况,文章提出了一种器件重叠规则检查方法,统一定义版图数据结构,分类处理多边形和复合多边形器件,将器件重叠情况细分为复合多边形... 芯片版图设计的准确性和可靠性对芯片性能至关重要,其中器件重叠检查是核心环节。为全面检查器件重叠情况,文章提出了一种器件重叠规则检查方法,统一定义版图数据结构,分类处理多边形和复合多边形器件,将器件重叠情况细分为复合多边形与复合多边形器件重叠、多边形(不包括矩形)与多边形重叠、多边形(不包括矩形)与复合多边形重叠、矩形多边形与矩形多边形重叠、矩形多边形与复合多边形重叠、矩形多边形与多边形(不包括矩形)重叠以及自定义器件(合法重叠)七种情况,同时运用多种重叠判断算法。结果显示,该方法能够有效检测出器件的重叠,显著提高了版图设计的准确性和效率。 展开更多
关键词 芯片 多边形器件 复合多边形器件 器件重叠 自定义器件
在线阅读 下载PDF
Kyber加密算法及其改进算法的研究和实现 被引量:1
10
作者 张青 《网络安全技术与应用》 2022年第11期26-29,共4页
传统的加密算法已经得到了广泛的应用,但是由于计算机技术的发展,传统的加密算法在量子计算机面前,往往容易被攻破。随着量子计算能力的快速提高,加密算法面临着越来越大的挑战,传统密码体制将不安全。由此,世界各地的安全专家努力为“... 传统的加密算法已经得到了广泛的应用,但是由于计算机技术的发展,传统的加密算法在量子计算机面前,往往容易被攻破。随着量子计算能力的快速提高,加密算法面临着越来越大的挑战,传统密码体制将不安全。由此,世界各地的安全专家努力为“后量子密码学”开发技术标准。后量子密码学是一种能抵抗量子计算机对现有密码算法攻击的新一代密码算学。Crystal-Kyber作为一种基于格的非对称加密的思想去封装密钥并进行密钥协商的算法密钥封装算法。其安全性得到了承认,但它的加密性能仍然有待探索。在研究了Kyber的规范说明书及C代码后,本文提出了优化密钥生成及加密的哈希运算的方式,减少部分哈希运算,提升了Kyber运算的性能,并且不会牺牲其健壮性及安全性。 展开更多
关键词 量子加密 Kyber 哈希
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部