-
题名一种12位低功耗电阻串架构DAC
被引量：1
- 1
-
-
作者
吴旭鹏
张理振
费宏欣
任静
周雅轩
方玉明
-
机构
南京邮电大学集成电路科学与工程学院
江苏润石科技有限公司
-
出处
《微电子学》
CAS
北大核心
2024年第1期32-37,共6页
-
基金
江苏省研究生科研与实践创新计划项目(SJCX21_0273)
国家自然科学基金青年基金资助项目(11904177,61704090)
南京邮电大学射频集成与微组装技术国家地方联合工程实验室开放课题(KFJJ20210205)。
-
文摘
利用分段式电阻串结构,基于CMOS工艺设计了一款12位3.4 MHz低功耗数模转换器(DAC)芯片。结合建立速度和静态性能的设计指标,确定“5+7”式分段结构,在保证建立速度的条件下考虑到电阻的失配性,实现良好的微分非线性(DNL)和积分非线性(INL)特性。后仿真结果表明,在3.4 MHz速度下,常温下DNL为0.14 LSB,INL为1 LSB,在-40~125℃下,DNL为0.6 LSB,INL为2 LSB,并且表现出-84 dB的总谐波失真(THD),以及在3 V电压下378μW的极低功耗,版图面积缩小到1.09 mm×0.91 mm。
-
关键词
数模转换器
分段结构
低功耗
-
Keywords
digital-to-analog converter(DAC)
segmented structure
low power
-
分类号
TN432
[电子电信—微电子学与固体电子学]
TN792
[电子电信—电路与系统]
-
